-
Patent Agency Ranking
公开(公告)号：CN100394407C
公开(公告)日：2008-06-11
申请号：CN200510087649.2
申请日：2002-02-25
Applicant: 国际商业机器公司
Inventor： 马赛厄斯A·布卢姆里奇 , 陈东 , 保罗W·科特尤斯 , 艾伦G·加拉 , 马克E·贾姆帕帕 , 菲利普·海德伯格 , 德克·霍尼克 , 马丁·奥马彻特 , 伯克哈德D·斯坦马彻一伯 , 托德E·塔肯罗 , 帕夫罗斯M·弗兰纳斯
IPC: G06F12/08
Abstract: 一种低等待时间存储器系统访问与弱排序的多处理器系统关联地被提供(图1)。多处理器中的每个处理器(12-1、12-2)共享资源，并且每个共享的资源都在锁定装置(10)中具有关联的锁，其提供对多处理器中多个处理器(12-1、12-2)之间的同步以及资源的有序共享的支持。处理器(12-1、12-2)仅当其拥有与资源关联的锁时才具有访问该资源的许可，并且处理器(12-1、12-2)尝试拥有锁仅需要单个加载操作，而不是传统的原子的加载然后存储，因此该处理器(12-1、12-2)仅执行读操作，并且硬件锁定装置(10)而不是该处理器(12-1、12-2)执行随后的写操作。
-
公开(公告)号：CN1537275A
公开(公告)日：2004-10-13
申请号：CN02805441.5
申请日：2002-02-25
Applicant: 国际商业机器公司
Inventor： 马塞厄斯A·布卢姆里奇 , 陈东 , 保罗W·科特尤斯 , 艾伦G·加拉 , 马克E·贾姆帕帕 , 菲利普·海德伯格 , 德克·霍尼克 , 马丁·奥马彻特 , 伯克哈德D·斯坦马彻-伯罗 , 托德E·塔肯 , 帕夫罗斯M·弗兰纳斯
CPC classification number: H05K7/20836 , F24F11/77 , G06F9/52 , G06F9/526 , G06F15/17381 , G06F17/142 , G09G5/008 , H04L7/0338
Abstract: 一种低等待时间存储器系统访问与弱排序的多处理器系统关联地被提供(图1)。多处理器中的每个处理器(12－1、12－2)共享资源，并且每个共享的资源都在锁定装置(10)中具有关联的锁，其提供对多处理器中多个处理器(12－1、12－2)之间的同步以及资源的有序共享的支持。处理器(12－1、12－2)仅当其拥有与资源关联的锁时才具有访问该资源的许可，并且处理器(12－1、12－2)尝试拥有锁仅需要单个加载操作，而不是传统的原子的加载然后存储，因此该处理器(12－1、12－2)仅执行读操作，并且硬件锁定装置(10)而不是该处理器(12－1、12－2)执行随后的写操作。
-
公开(公告)号：CN1286016C
公开(公告)日：2006-11-22
申请号：CN02805431.8
申请日：2002-02-25
Applicant: 国际商业机器公司
IPC: G06F12/00
Abstract: 一种用于管理多处理器计算机系统的两个处理器节点的两个处理器之间的一致性的方法和装置。总体来说，本发明涉及一种简化并明显加快在消息传递并行计算机中的高速缓存一致性的管理的软件算法，还涉及辅助此高速缓存一致性算法的硬件装置。该软件算法使用放/取窗口的打开和关闭来协调获得高速缓存一致性所需的行为。硬件装置可以是硬件地址解码的扩展，它在节点的物理存储器地址空间内创建一个(a)并不实际存在的、并(b)因此能够立即响应来自处理单元的读和写请求的虚拟存储器区。
-
公开(公告)号：CN1722110A
公开(公告)日：2006-01-18
申请号：CN200510087649.2
申请日：2002-02-25
Applicant: 国际商业机器公司
Inventor： 马赛厄斯A·布卢姆里奇 , 陈东 , 保罗W·科特尤斯 , 艾伦G·加拉 , 马克E·贾姆帕帕 , 菲利普·海德伯格 , 德克·霍尼克 , 马丁·奥马彻特 , 伯克哈德D·斯坦马彻一伯 , 托德E·塔肯罗 , 帕夫罗斯M·弗兰纳斯
IPC: G06F12/08
Abstract: 一种低等待时间存储器系统访问与弱排序的多处理器系统关联地被提供(图1)。多处理器中的每个处理器(12－1.12－2)共享资源，并且每个共享的资源都在锁定装置(10)中具有关联的锁，其提供对多处理器中多个处理器(12－1.12－2)之间的同步以及资源的有序共享的支持。处理器(12－1.12－2)仅当其拥有与资源关联的锁时才具有访问该资源的许可，并且处理器(12－1.12－2)尝试拥有锁仅需要单个加载操作，而不是传统的原子的加载然后存储，因此该处理器(12－1.12－2)仅执行读操作，并且硬件锁定装置(10)而不是该处理器(12－1.12－2)执行随后的写操作。
-
公开(公告)号：CN1493027A
公开(公告)日：2004-04-28
申请号：CN02805431.8
申请日：2002-02-25
Applicant: 国际商业机器公司
IPC: G06F12/00
Abstract: 一种用于管理多处理器计算机系统的两个处理器节点的两个处理器之间的一致性的方法和装置。总体来说，本发明涉及一种简化并明显加快在消息传递并行计算机中的高速缓存一致性的管理的软件算法，还涉及辅助此高速缓存一致性算法的硬件装置。该软件算法使用放/取窗口的打开和关闭来协调获得高速缓存一致性所需的行为。硬件装置可以是硬件地址解码的扩展，它在节点的物理存储器地址空间内创建一个(a)并不实际存在的、并(b)因此能够立即响应来自处理单元的读和写请求的虚拟存储器区。
-
-
-
-
Search Results
5
records
(took 0.031 seconds)
