全局中断和障碍网络
    2.
    发明公开

    公开(公告)号:CN1493036A

    公开(公告)日:2004-04-28

    申请号:CN02805442.3

    申请日:2002-02-25

    Abstract: 一种用于在计算结构中生成全局异步信号的系统和方法。具体而言,一种全局中断和障碍网络被实现,该网络实现这样的逻辑,该逻辑用于生成全局中断和障碍信号,该全局中断和障碍信号用于根据一种处理算法控制由在计算结构的选定处理节点的处理元件所执行的全局异步操作;该网络包括用于通过低等待时间路径将该全局中断和障碍信号传送到各元件的处理节点的物理互连。该全局异步信号按照为优化该处理算法的性能而选定的次数来分别地启动在该处理节点的中断和障碍操作。在一个实施例中,该全局中断和障碍网络在可扩展的大规模并行超级计算设备结构中加以实现,该可扩展的大规模并行超级计算设备结构包括由多个独立的网络互连起来的多个处理节点,每个节点包括用于执行在执行并行算法操作时所要求的计算或通信活动的一个或者多个处理元件。一种多个独立的网络包括用于允许在全局树形网络节点或者它的子树之间的高速全局树通信的全局树形网络。该全局中断和障碍网络可与该全局树形网络并行地操作以便提供全局异步边带信号。

Patent Agency Ranking