基于自编码器与生成对抗网络的喷管气泡图像生成方法

    公开(公告)号:CN118154919A

    公开(公告)日:2024-06-07

    申请号:CN202211501484.9

    申请日:2022-11-28

    Abstract: 本发明涉及基于自编码器与生成对抗网络的喷管气泡图像生成方法,属于半导体制造与数据增强领域。包括以下步骤:捕获不同位置与背景下的喷管气泡图像,作为原始图像;对喷管气泡在图像中的位置信息进行编码,得到多个位置代码;对原始图像进行扩充,得扩充图像;基于原始图像、位置代码以及扩充图像,构建并训练自编码器;基于原始图像、扩充图像以及编码器输出,构建并训练生成对抗网络;将原始图像或扩充图像,与位置代码一同通过自编码器和生成对抗网络,得到生成图像。本发明可生成指定位置的高质量气泡图像,有效解决了工业生产检测环境中样本不足的问题,极大拓展了样本的多样性,可为气泡检测算法的开发提供充足数据。

    一种面向阀位控制系统的双层结构模型预测控制方法

    公开(公告)号:CN118050984A

    公开(公告)日:2024-05-17

    申请号:CN202211433079.8

    申请日:2022-11-16

    Abstract: 本发明涉及一种面向阀位控制系统的双层结构模型预测控制方法,包括以下步骤:根据阀位控制系统的特性,确定稳态优化值,包括操纵变量和被控变量;构建双层结构模型预测控制的稳态优化层以表征阀位控制系统的特性;将双层结构模型预测控制的稳态优化层抽象为二次规划问题并求解,得到稳态优化值;根据稳态优化值,通过运行动态控制层实现阀位控制系统的控制。采用双层结构模型预测控制可以实现阀位控制系统(蒸汽减压压力系统)的功能,同时带来更高的经济效益。

    一种带冗余控制器的高速通信背板及其通信方法

    公开(公告)号:CN116346580A

    公开(公告)日:2023-06-27

    申请号:CN202111591345.5

    申请日:2021-12-23

    Abstract: 本发明涉及一种带冗余控制器的高速通信背板及其通信方法,所述背板通信上有主控制器卡1、主控制器卡2,多个IO板卡,带有多个高速连接器的通信背板。两个主控制器卡之间使用一个高速LVDS通信接口进行数据热备,实现主控制器卡冗余。主控制器卡和IO板卡通过两个高速MLVDS通信接口进行互联,实现背板通信总线冗余。本发明周期性通信时总线通信协议支持优化序列组合工作方式,高速设备和慢速设备经过合理配置每个IO板卡调度时间,减少通信空闲时间,提高总线数据交换速度。总线通信协议报文包括目的地址,源地址、类型、时间戳、状态位、数据长度、数据,CRC校验等内容。报文内容可用来进行身份校验,时间同步、状态监测、数据校验,确保背板通信数据安全性和可靠性。

    SG SOI半导体器件建模方法
    6.
    发明公开

    公开(公告)号:CN115809626A

    公开(公告)日:2023-03-17

    申请号:CN202111078850.X

    申请日:2021-09-15

    Abstract: 本发明涉及SG SOI半导体器件建模方法,包括以下步骤:通过脚本构建SG SOI半导体器件的数学模型;将脚本导入到电路模拟器中;通过获取脚本内数学模型内的半导体器件参数信息,得到SG SOI半导体器件的半导体器件模型,实现半导体器件的建模。本发明的SG SOI半导体器件建模方法利用抛物线近似与摄动方法计算所述沟道表面势、载流子子带能级与各参数的关系,解决现有技术中模型无法描述弹道输运、量子限制效应的难点,进而帮助改善电路设计的仿真验证,为芯片设计提供支持;同时满足高效电路设计开发的需求,为半导体工艺开发提供方向。

    一种用于FSK信号的快速载波频偏估计及校正方法

    公开(公告)号:CN105610745B

    公开(公告)日:2018-11-27

    申请号:CN201410686680.7

    申请日:2014-11-25

    Abstract: 本发明涉及一种用于FSK信号的快速载波频偏估计及校正的方法。该方法通过输入经过射频模块产生的低中频I/Q两路信号,与DDS产生的信号进行相关运算及滤波处理,再进行均值运算,在事先存入的均值‑频偏查找表中进行对应查询即可对频率偏差估计估计值,再把这个值反馈给前面的DDS就可以进行频偏消除完成频偏校正过程。本发明载波频偏估计速度快,在进行频偏校正后可以提高接收机的整体性能。

    支持多通信序列自动构建的WIA-PA通信序列控制器

    公开(公告)号:CN105527884B

    公开(公告)日:2018-07-31

    申请号:CN201410566359.5

    申请日:2014-10-22

    Abstract: 本发明涉及支持多通信序列自动构建的WIA‑PA通信序列控制器,包括顺序连接的译码电路、状态机和定时器组;译码电路,用于接收处理器发来的定义通信序列类型的操作码,并将操作码解析成通信请求信号发送给状态机;状态机,用于根据通信请求信号控制定时器组中的定时器以及接收机、发送机和物理射频电路的开启和关闭,并按照当前通信序列的要求完成数据的收发,控制通信流程的执行;与发送机、接收机、物理射频电路连接;定时器组,用于通信序列中各时间参数进行定时,接收状态机的定时使能信号,生成定时溢出指示信号至状态机。本发明采用通信序列控制器取代处理器对整个通信流程进行控制,能够提高通信的实时性,降低处理器的工作负载。

    一种用于(2,1,N)卷积编码的通用方法

    公开(公告)号:CN108011640A

    公开(公告)日:2018-05-08

    申请号:CN201610940598.1

    申请日:2016-11-01

    CPC classification number: H03M13/235

    Abstract: 本发明涉及一种用于(2,1,N)卷积编码的通用方法。该方法通过预设的多项式参数就可以达到不同N值的卷积编码。该方法可以用在(2,1,N)串行卷积编码上,其配置的多项式参数为不同N值的生成多项式。而该方法用于并行(2,1,N)卷积编码时,需要事先根据串行结构推导出并行结构,以此为并行配置的多项式参数。本发明的卷积编码的通用方法,可以用于软件计算也可用于硬件实现,可以满足不同条件下的实际应用。

    一种基于微控制器和FPGA的并行通信方法

    公开(公告)号:CN106528482A

    公开(公告)日:2017-03-22

    申请号:CN201510582840.8

    申请日:2015-09-14

    Inventor: 焦平 杨志家 吕岩

    CPC classification number: G06F13/4204

    Abstract: 本发明涉及一种基于微控制器和FPGA的并行通信方法,微控制器与FPGA芯片采用一种简单有效的并行连接方式,将FPGA作为外部SRAM器件,使用微控制器内置的FSMC控制器,通过扩展的数据总线、地址总线及控制线对FPGA内部SRAM空间进行读操作和写操作,以该方式完成微控制器与FPGA的双向并行通信。本发明实现内置静态存储器控制器FSMC的微控制器与FPGA之间高速并行总线通信,相对以往微控制器与FPGA串行通信方式速度低、并行通信结构复杂,源代码多等缺点,使用易于配置的FSMC控制器,具有并行连接结构简单、通信速度快,通信可靠性高且源代码少等优点。

Patent Agency Ranking