-
公开(公告)号：CN102761487B
公开(公告)日：2016-04-27
申请号：CN201210242506.4
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了一种数据流处理方法和系统，该方法用于借助众核处理器的多个处理核心对数据流进行解码处理，其中，多个处理器核心被划分为多个资源组，该方法包括：将数据流分配给多个资源组中的部分或全部；以及每个资源组对被分配到该资源组的数据流进行解码处理。本发明通过将数据流分配给多个处理核心划分得到的多个资源组中的部分或全部，并在每个资源组中对被分配到该资源组的数据流进行解码处理，从而能够对多个数据流进行并行处理，并且减少各个流的各个片段输入产生的响应延迟以及整个流的响应延迟，提高了处理效率，优化了处理器资源的使用。
-
公开(公告)号：CN102999140B
公开(公告)日：2015-12-09
申请号：CN201210173860.6
申请日：2012-05-30
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F1/26
Abstract: 本发明提供了一种PCIE板卡的上电时序控制系统和方法，所述系统包括：自适应电路、延时电路、过热保护单元和恢复电路；所述方法通过直流电源1(P1)对其余的直流电源进行延时控制。本发明提供的PCIE板卡的上电时序控制系统和方法，让板卡在较短时间T完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式，支持热复位功能，且在过热保护后，子卡温度降到安全范围后，子卡自动恢复正常工作而无需重新启动主板。
-
公开(公告)号：CN102073547B
公开(公告)日：2013-08-28
申请号：CN201010611827.8
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/50
Abstract: 本发明提供了一种多路服务器多缓冲区并行收包的性能优化方法。驱动软件负责分配接收报文使用的缓冲区，需要在内核中为每一个线程申请一个报文缓冲区，因为在内核中申请，所以申请内存时，可以通过参数指定内存的相连的CPU号为线程编号，也就是说，为线程0申请0号CPU上的本地内存，为线程1申请1号CPU上的本地内存。接口库软件在每个线程第一次调用接收报文的API接口时，把线程绑定到与线程号相对应的CPU上。有效避免了CPU访问远地内存和线程在多个CPU上调度的开销，提高了多线程收包的效率。
-
公开(公告)号：CN102761487A
公开(公告)日：2012-10-31
申请号：CN201210242506.4
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了一种数据流处理方法和系统，该方法用于借助众核处理器的多个处理核心对数据流进行解码处理，其中，多个处理器核心被划分为多个资源组，该方法包括：将数据流分配给多个资源组中的部分或全部；以及每个资源组对被分配到该资源组的数据流进行解码处理。本发明通过将数据流分配给多个处理核心划分得到的多个资源组中的部分或全部，并在每个资源组中对被分配到该资源组的数据流进行解码处理，从而能够对多个数据流进行并行处理，并且减少各个流的各个片段输入产生的响应延迟以及整个流的响应延迟，提高了处理效率，优化了处理器资源的使用。
-
公开(公告)号：CN102999140A
公开(公告)日：2013-03-27
申请号：CN201210173860.6
申请日：2012-05-30
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F1/26
Abstract: 本发明提供了一种PCIE板卡的上电时序控制系统和方法，所述系统包括：自适应电路、延时电路、过热保护单元和恢复电路；所述方法通过直流电源1(P1)对其余的直流电源进行延时控制。本发明提供的PCIE板卡的上电时序控制系统和方法，让板卡在较短时间T完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式，支持热复位功能，且在过热保护后，子卡温度降到安全范围后，子卡自动恢复正常工作而无需重新启动主板。
-
Patent Agency Ranking
公开(公告)号：CN102761746A
公开(公告)日：2012-10-31
申请号：CN201210242483.7
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种基于众核平台的音视频解码方法，包括以下步骤：确定接收到的待解码数据流是视频数据流还是音频数据流；如果接收到视频数据流，则根据视频数据流的压缩格式类型来确定视频数据流的描述节点，并对视频数据流进行解码；以及如果接收到音频流数据，则对音频流数据进行解码。本发明针对网络音视频混合流采用并行解码任务调度算法，可以动态调整音频占用的核心数量，使得各个视频流各片段输入得到的响应延迟和整个流的响应延迟间达到均衡。
-
公开(公告)号：CN102111405A
公开(公告)日：2011-06-29
申请号：CN201010611550.9
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种均衡分两组编译正则表达式的方法，充分了利用片外资源，使FPGA能够两路进行匹配，采用最大割的方法来进行分组，使n条正则式生成两组状态数较为均匀的DFA，降低其空间复杂度，这样，在不降低实时性的同时，硬件空间不变，尽可能多的增加了硬件处理正则式的数量。
-
公开(公告)号：CN102073547A
公开(公告)日：2011-05-25
申请号：CN201010611827.8
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/50
Abstract: 本发明提供了一种多路服务器多缓冲区并行收包的性能优化方法。驱动软件负责分配接收报文使用的缓冲区，需要在内核中为每一个线程申请一个报文缓冲区，因为在内核中申请，所以申请内存时，可以通过参数指定内存的相连的CPU号为线程编号，也就是说，为线程0申请0号CPU上的本地内存，为线程1申请1号CPU上的本地内存。接口库软件在每个线程第一次调用接收报文的API接口时，把线程绑定到与线程号相对应的CPU上。有效避免了CPU访问远地内存和线程在多个CPU上调度的开销，提高了多线程收包的效率。
-
公开(公告)号：CN102073530B
公开(公告)日：2015-04-29
申请号：CN201010611580.X
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/45
Abstract: 本发明提供了一种多条正则表达式的增量分组方法，在不降低实时性的同时，同样的硬件空间大小，可增加了硬件处理正则式的数量，从而改善了系统工作的硬件处理能力。根据硬件的并行空间的大小，自动进行分组编译，已帮助FPGA实现并行匹配的功能。
-
公开(公告)号：CN102073530A
公开(公告)日：2011-05-25
申请号：CN201010611580.X
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/45
Abstract: 本发明提供了一种多条正则表达式的增量分组方法，在不降低实时性的同时，同样的硬件空间大小，可增加了硬件处理正则式的数量，从而改善了系统工作的硬件处理能力。根据硬件的并行空间的大小，自动进行分组编译，已帮助FPGA实现并行匹配的功能。
-
-
-
-
-
-
-
-
-
Search Results
155
records
(took 0.058 seconds)
