-
公开(公告)号：CN102761745B
公开(公告)日：2015-07-22
申请号：CN201210242482.2
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了解码方法和解码设备，其中，该解码方法包括：保存视频流的元数据信息；将元数据信息和视频流中的数据片段传送给解码器；以及解码器根据元数据信息对数据片段进行解码。通过本发明的技术方案，能够在音视频内容的监管中满足多个数据片段的解码需求。
-
公开(公告)号：CN102999140A
公开(公告)日：2013-03-27
申请号：CN201210173860.6
申请日：2012-05-30
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F1/26
Abstract: 本发明提供了一种PCIE板卡的上电时序控制系统和方法，所述系统包括：自适应电路、延时电路、过热保护单元和恢复电路；所述方法通过直流电源1(P1)对其余的直流电源进行延时控制。本发明提供的PCIE板卡的上电时序控制系统和方法，让板卡在较短时间T完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式，支持热复位功能，且在过热保护后，子卡温度降到安全范围后，子卡自动恢复正常工作而无需重新启动主板。
-
公开(公告)号：CN102111405A
公开(公告)日：2011-06-29
申请号：CN201010611550.9
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明提供了一种均衡分两组编译正则表达式的方法，充分了利用片外资源，使FPGA能够两路进行匹配，采用最大割的方法来进行分组，使n条正则式生成两组状态数较为均匀的DFA，降低其空间复杂度，这样，在不降低实时性的同时，硬件空间不变，尽可能多的增加了硬件处理正则式的数量。
-
公开(公告)号：CN102073547A
公开(公告)日：2011-05-25
申请号：CN201010611827.8
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/50
Abstract: 本发明提供了一种多路服务器多缓冲区并行收包的性能优化方法。驱动软件负责分配接收报文使用的缓冲区，需要在内核中为每一个线程申请一个报文缓冲区，因为在内核中申请，所以申请内存时，可以通过参数指定内存的相连的CPU号为线程编号，也就是说，为线程0申请0号CPU上的本地内存，为线程1申请1号CPU上的本地内存。接口库软件在每个线程第一次调用接收报文的API接口时，把线程绑定到与线程号相对应的CPU上。有效避免了CPU访问远地内存和线程在多个CPU上调度的开销，提高了多线程收包的效率。
-
公开(公告)号：CN102761487A
公开(公告)日：2012-10-31
申请号：CN201210242506.4
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了一种数据流处理方法和系统，该方法用于借助众核处理器的多个处理核心对数据流进行解码处理，其中，多个处理器核心被划分为多个资源组，该方法包括：将数据流分配给多个资源组中的部分或全部；以及每个资源组对被分配到该资源组的数据流进行解码处理。本发明通过将数据流分配给多个处理核心划分得到的多个资源组中的部分或全部，并在每个资源组中对被分配到该资源组的数据流进行解码处理，从而能够对多个数据流进行并行处理，并且减少各个流的各个片段输入产生的响应延迟以及整个流的响应延迟，提高了处理效率，优化了处理器资源的使用。
-
Patent Agency Ranking
公开(公告)号：CN102761487B
公开(公告)日：2016-04-27
申请号：CN201210242506.4
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了一种数据流处理方法和系统，该方法用于借助众核处理器的多个处理核心对数据流进行解码处理，其中，多个处理器核心被划分为多个资源组，该方法包括：将数据流分配给多个资源组中的部分或全部；以及每个资源组对被分配到该资源组的数据流进行解码处理。本发明通过将数据流分配给多个处理核心划分得到的多个资源组中的部分或全部，并在每个资源组中对被分配到该资源组的数据流进行解码处理，从而能够对多个数据流进行并行处理，并且减少各个流的各个片段输入产生的响应延迟以及整个流的响应延迟，提高了处理效率，优化了处理器资源的使用。
-
公开(公告)号：CN102999140B
公开(公告)日：2015-12-09
申请号：CN201210173860.6
申请日：2012-05-30
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F1/26
Abstract: 本发明提供了一种PCIE板卡的上电时序控制系统和方法，所述系统包括：自适应电路、延时电路、过热保护单元和恢复电路；所述方法通过直流电源1(P1)对其余的直流电源进行延时控制。本发明提供的PCIE板卡的上电时序控制系统和方法，让板卡在较短时间T完成上电，保证子卡需要的各个电源按照一定的顺序完成上电，采用子卡支持插槽和外接电源双电源供电自适应方式，支持热复位功能，且在过热保护后，子卡温度降到安全范围后，子卡自动恢复正常工作而无需重新启动主板。
-
公开(公告)号：CN102073547B
公开(公告)日：2013-08-28
申请号：CN201010611827.8
申请日：2010-12-17
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
IPC: G06F9/50
Abstract: 本发明提供了一种多路服务器多缓冲区并行收包的性能优化方法。驱动软件负责分配接收报文使用的缓冲区，需要在内核中为每一个线程申请一个报文缓冲区，因为在内核中申请，所以申请内存时，可以通过参数指定内存的相连的CPU号为线程编号，也就是说，为线程0申请0号CPU上的本地内存，为线程1申请1号CPU上的本地内存。接口库软件在每个线程第一次调用接收报文的API接口时，把线程绑定到与线程号相对应的CPU上。有效避免了CPU访问远地内存和线程在多个CPU上调度的开销，提高了多线程收包的效率。
-
公开(公告)号：CN102769750A
公开(公告)日：2012-11-07
申请号：CN201210241814.5
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了基于众核平台的解码方法和解码设备，其中，该解码方法包括：将多个核心分为多个组，其中，多个组包括多个解码组，每一组中又包括多个核心中的一个或多个；将待解码数据的多个片段重排为多个任务序列；以及向每一个解码组中的各个核心分配多个任务序列中的一个或多个。本发明通过分组策略进行数据并行和功能并行，实现每个流内容解码检测的性能需求。
-
公开(公告)号：CN102761745A
公开(公告)日：2012-10-31
申请号：CN201210242482.2
申请日：2012-07-12
Applicant: 国家计算机网络与信息安全管理中心 , 曙光信息产业(北京)有限公司
Abstract: 本发明公开了解码方法和解码设备，其中，该解码方法包括：保存视频流的元数据信息；将元数据信息和视频流中的数据片段传送给解码器；以及解码器根据元数据信息对数据片段进行解码。通过本发明的技术方案，能够在音视频内容的监管中满足多个数据片段的解码需求。
-
-
-
-
-
-
-
-
-
Search Results
155
records
(took 0.06 seconds)
