-
公开(公告)号：CN111626008B
公开(公告)日：2021-12-24
申请号：CN202010464342.4
申请日：2020-05-27
Applicant: 哈尔滨工业大学
IPC: G06F30/33
Abstract: 本发明目的在于提供一种可用于电路系统的分层序贯测试性建模方法，属于电子产品测试性分析与设计领域。首先确定电路系统的故障集与可用物理测点集，并通过建立多信号流图模型确定其中故障信息传播路径；以故障信息传播路径为依据，构建故障至测点的最短路径矩阵；随后以信息熵为依据确立测点可用度排序；仿真获取各故障状态下测点电信号波形；以确定的优先级排序提取各测点的可用特征，并依次增补形成故障‑测试特征矩阵；对每次增补后的矩阵充足性进行验证，直至满足规定要求，给出所需的测试性模型。本发明解决了测试性建模中测点可用性评价和序贯增补建模终止时机的判定问题，为电路系统的测试性建模提供了有效手段。
-
公开(公告)号：CN111368454B
公开(公告)日：2021-11-23
申请号：CN202010192530.6
申请日：2020-03-18
Applicant: 哈尔滨工业大学
IPC: G06F30/20 , G06F30/39 , G06F113/18
Abstract: 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，属于新型器件的建模与仿真领域。所述方法通过设计PCB测试电路获得开关振荡频率和实际波形后，利用ANSYS软件的STATIC STRUCTURE建模功能、Q3D寄生参数提取功能、Saber软件中ModelArchitect构建SiC MOSFET SPICE模型的功能等，快速准确地建立了模型。本发明根据实际振荡频率进行分析，得到的寄生参数较为准确。利用Saber软件建立了一种SiC MOSFET SPICE模型，采用实际振荡频率下从封装结构提取的寄生参数，提高了仿真模型的准确性。本发明建立的模型经过与实际测试的对比，显示出较好的准确性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。
-
公开(公告)号：CN111626622A
公开(公告)日：2020-09-04
申请号：CN202010471019.X
申请日：2020-05-28
Applicant: 哈尔滨工业大学
Abstract: 本发明公开了一种考虑不确定性的电路系统测试性指标预计方法，所述方法首先根据电路系统的历史故障信息等确定其故障集、测试特征完备集以及不确定性因素种类；之后建立该电路系统的故障仿真模型，并通过蒙特卡洛方法模拟获得不确定性影响下测试特征的分布情况；基于获取的测试特征分布信息建立故障-测试特征相关性矩阵；基于该矩阵，构建可用于描述测试特征相关性的高斯Copula形式的3种测试性指标预计函数；在此基础上进一步考虑测试特征子集选择问题，构建可用于任意子集的测试性指标快速预计函数。本发明考虑了测试特征之间的相关性，可有效提高电路系统测试性指标预计精度。
-
公开(公告)号：CN113506786B
公开(公告)日：2022-02-15
申请号：CN202110773312.6
申请日：2021-07-08
Applicant: 哈尔滨工业大学 , 北京市科通电子继电器总厂有限公司
IPC: H01L23/49
Abstract: 一种适用于叠层式封装的层间连接线改良设计方法，属于封装技术领域。所述方法首先根据产品整体结构选择层间连接线的相对位置，使其靠近振动面中心以及固定约束；然后选择层间连接线线径尺寸，使其线径尽可能地小。调整打弯位置，打弯位置应位于层间连接线中部，打弯范围要尽可能地大；调整层间连接线打弯形状，使其保持“S”形。调整打弯圆弧半径大小，使其打弯圆弧半径尽可能地大；调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。采用该方法设计的层间连接线在同样随机振动环境下所受最大等效应力相比传统结构大大降低，使用极低的成本有效提升了层间连接线的疲劳寿命。
-
公开(公告)号：CN113361123B
公开(公告)日：2022-02-08
申请号：CN202110687975.6
申请日：2021-06-21
Applicant: 哈尔滨工业大学 , 北京市科通电子继电器总厂有限公司
IPC: G06F30/20 , G06F119/08
Abstract: 一种基于批量自动化热仿真的产品降额曲线设计方法，所述方法首先通过SolidWorks建立产品模型并导入Ansys SpaceClaim中，简化后导入Icepak。进行通用参数的设置后，在指标规定的环境温度范围里，通过.model文件、.cas文件分别修改组件功率及环境温度，并运行.bat文件进行热仿真，读取.out文件中的各器件监控点稳态温度值。若有器件温度过高，则降额重新进行仿真。直至所有器件符合条件，将对应温度下的负载电流值写入表格文件。在计算全部环境温度节点后，便可以调用表格文件绘制降额曲线。本发明提供一种更加贴近产品实际情况的降额曲线设计曲线，比传统降额曲线设计方法具有更高的准确性，对更好的发挥产品性能，保持产品的可靠性有着重要意义。
-
Patent Agency Ranking
公开(公告)号：CN113506786A
公开(公告)日：2021-10-15
申请号：CN202110773312.6
申请日：2021-07-08
Applicant: 哈尔滨工业大学 , 北京市科通电子继电器总厂有限公司
IPC: H01L23/49
Abstract: 一种适用于叠层式封装的层间连接线改良设计方法，属于封装技术领域。所述方法首先根据产品整体结构选择层间连接线的相对位置，使其靠近振动面中心以及固定约束；然后选择层间连接线线径尺寸，使其线径尽可能地小。调整打弯位置，打弯位置应位于层间连接线中部，打弯范围要尽可能地大；调整层间连接线打弯形状，使其保持“S”形。调整打弯圆弧半径大小，使其打弯圆弧半径尽可能地大；调整层间连接线焊点引出角度，应使得层间连接线引出部分与焊盘尽量接近90°。采用该方法设计的层间连接线在同样随机振动环境下所受最大等效应力相比传统结构大大降低，使用极低的成本有效提升了层间连接线的疲劳寿命。
-
公开(公告)号：CN112886545B
公开(公告)日：2022-02-22
申请号：CN202110141765.7
申请日：2021-02-02
Applicant: 北京市科通电子继电器总厂有限公司 , 哈尔滨工业大学
IPC: H02H7/20
Abstract: 本发明公开了一种适用于高压固态功率控制器具有短路保护功能的驱动电路，所述驱动电路包括接通后短路保护模块和短路后接通保护模块，所述接通后短路保护模块包括驱动芯片W2、电容C16、电容C24、电阻GR1；所述短路后接通模块包括驱动芯片W1、电阻GR2。本发明通过控制驱动芯片输入端的逻辑信号，控制其输出端的电压变化，配合与之相连的电容、电阻、二极管组合电路，实现对SiC MOSFET栅极电荷放电过程的控制，从而实现接通后短路以及短路后接通的短路保护功能。本发明通过较低成本实现了高压固态功率控制器的短路保护功能设计，对高可靠性、高集成度的固态功率控制器的产品生产有着重大的意义。
-
公开(公告)号：CN113361123A
公开(公告)日：2021-09-07
申请号：CN202110687975.6
申请日：2021-06-21
Applicant: 哈尔滨工业大学 , 北京市科通电子继电器总厂有限公司
IPC: G06F30/20 , G06F119/08
Abstract: 一种基于批量自动化热仿真的产品降额设计方法，所述方法首先通过SolidWorks建立产品模型并导入Ansys SpaceClaim中，简化后导入Icepak。进行通用参数的设置后，在指标规定的环境温度范围里，通过.model文件、.cas文件分别修改组件功率及环境温度，并运行.bat文件进行热仿真，读取.out文件中的各器件监控点稳态温度值。若有器件温度过高，则降额重新进行仿真。直至所有器件符合条件，将对应温度下的负载电流值写入表格文件。在计算全部环境温度节点后，便可以调用表格文件绘制降额曲线。本发明提供一种更加贴近产品实际情况的降额设计曲线，比传统降额设计方法具有更高的准确性，对更好的发挥产品性能，保持产品的可靠性有着重要意义。
-
公开(公告)号：CN112886545A
公开(公告)日：2021-06-01
申请号：CN202110141765.7
申请日：2021-02-02
Applicant: 北京市科通电子继电器总厂有限公司 , 哈尔滨工业大学
IPC: H02H7/20
Abstract: 本发明公开了一种适用于高压固态功率控制器具有短路保护功能的驱动电路，所述驱动电路包括接通后短路保护模块和短路后接通保护模块，所述接通后短路保护模块包括驱动芯片W2、电容C16、电容C24、电阻GR1；所述短路后接通模块包括驱动芯片W1、电阻GR2。本发明通过控制驱动芯片输入端的逻辑信号，控制其输出端的电压变化，配合与之相连的电容、电阻、二极管组合电路，实现对SiC MOSFET栅极电荷放电过程的控制，从而实现接通后短路以及短路后接通的短路保护功能。本发明通过较低成本实现了高压固态功率控制器的短路保护功能设计，对高可靠性、高集成度的固态功率控制器的产品生产有着重大的意义。
-
公开(公告)号：CN111368454A
公开(公告)日：2020-07-03
申请号：CN202010192530.6
申请日：2020-03-18
Applicant: 哈尔滨工业大学
IPC: G06F30/20 , G06F30/39 , G06F113/18
Abstract: 一种基于裸片封装结构的SiC MOSFET SPICE模型建立方法，属于新型器件的建模与仿真领域。所述方法通过设计PCB测试电路获得开关振荡频率和实际波形后，利用ANSYS软件的STATIC STRUCTURE建模功能、Q3D寄生参数提取功能、Saber软件中ModelArchitect构建SiC MOSFET SPICE模型的功能等，快速准确地建立了模型。本发明根据实际振荡频率进行分析，得到的寄生参数较为准确。利用Saber软件建立了一种SiC MOSFET SPICE模型，采用实际振荡频率下从封装结构提取的寄生参数，提高了仿真模型的准确性。本发明建立的模型经过与实际测试的对比，显示出较好的准确性，可以为包含SiC MOSFET的复杂电路仿真方法提供依据。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.032 seconds)
