-
公开(公告)号：CN110134629B
公开(公告)日：2021-12-10
申请号：CN201910420009.0
申请日：2019-05-20
Applicant: 哈尔滨工业大学
Abstract: 一种基于FPGA的NVMe SSD PCIe数据包解析方法，它属于存储技术领域。本发明解决了传统的PCIe数据包解析过程复杂，且需要占用的逻辑资源过多的问题。本发明借助接收的NVMe数据包的TLP参数的特征以及地址的变化规律，简化了数据包解析过程，在不解析TLP地址的情况下能够准确判断出TLP包的类型及作用；而且由FPGA内部的BlockRam构成的FIFO缓存模块只需记录TLP参数及编号字段，不用记录TLP的地址，与传统的数据解析方法相比，本发明提出的简化方法在保证数据解析模块功能完整的同时，可以节省57％的逻辑资源。本发明可以应用于存储技术领域。
-
公开(公告)号：CN110134629A
公开(公告)日：2019-08-16
申请号：CN201910420009.0
申请日：2019-05-20
Applicant: 哈尔滨工业大学
Abstract: 一种基于FPGA的NVMe SSD PCIe数据包解析方法，它属于存储技术领域。本发明解决了传统的PCIe数据包解析过程复杂，且需要占用的逻辑资源过多的问题。本发明借助接收的NVMe数据包的TLP参数的特征以及地址的变化规律，简化了数据包解析过程，在不解析TLP地址的情况下能够准确判断出TLP包的类型及作用；而且由FPGA内部的BlockRam构成的FIFO缓存模块只需记录TLP参数及编号字段，不用记录TLP的地址，与传统的数据解析方法相比，本发明提出的简化方法在保证数据解析模块功能完整的同时，可以节省57％的逻辑资源。本发明可以应用于存储技术领域。
-
公开(公告)号：CN110209613B
公开(公告)日：2022-01-25
申请号：CN201910487222.3
申请日：2019-06-05
Applicant: 哈尔滨工业大学
IPC: G06F13/16
Abstract: 一种NVMe SSD读取速度与光纤接口速度自适应匹配方法，涉及数据存储技术领域，为解决现有技术中NVMe SSD读取速度控制方法对FPGA内数据缓存资源占用较多的问题，包括以下步骤：首先FPGA接收从NVMe SSD返回的读取数据的数据包，然后将RxReady信号拉低五个时钟周期。本发明借助PCIe硬核上AXI‑Stream数据接收接口的RxReady信号控制NVMe SSD读取数据时数据包的发送速度，使NVMe SSD数据读取速度与光纤数据接口速度相匹配，不需要将一个完整的读命令拆分成若干个子命令，并且为接收和解析数据包的过程留出了足够的时序余量，开发简单。而且本方法能够减少数据读取过程对缓存资源的需求，对于NVMe SSD的逻辑块大小为512Byte和4KByte时，分别节省50％和92％的Block Ram缓存资源使用量，可广泛应用于数据存储技术领域。
-
公开(公告)号：CN110109626B
公开(公告)日：2022-01-25
申请号：CN201910420004.8
申请日：2019-05-20
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe SSD命令处理方法，它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计，将多种命令执行流程相结合，使用一个简单的流程控制状态机即可实现所有命令执行流程，便于开发和维护；而且在保证功能完整的同时，优化了流程控制状态机的状态数量及状态转移条件，减少了流程控制状态机中判断步骤的时间开销，提高了开发效率，与传统方法相比，采用本发明方法可以节省FPGA内部43％的触发器资源和65％的查找表资源。本发明可以应用于数据存储技术领域。
-
公开(公告)号：CN110209358A
公开(公告)日：2019-09-06
申请号：CN201910487224.2
申请日：2019-06-05
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe设备存储速度提升方法，涉及数据存储技术领域，为解决现有技术中由于数据包发送时耗时较长，导致NVMe存储设备存储速度慢的问题，包括步骤一：NVMe SSD向FPGA发送读内存请求；步骤二：NVMe SSD获取FPGA回复的完成报文：步骤二一：流程控制模块向数据发送模块发送传输信号；步骤二二：数据发送模块根据接收到的数据包类型进行数据包封装和发送；步骤二三：数据包通过AXI-Stream总线传输给PCIe硬核，最终数据传输给NVMe SSD；步骤三：NVMe SSD从完成报文中提取待存储数据。本发明采用的半背靠背发送策略与普通发送策略相比可以提升22％的数据传输速度。
-
Patent Agency Ranking
公开(公告)号：CN110209358B
公开(公告)日：2022-07-15
申请号：CN201910487224.2
申请日：2019-06-05
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe设备存储速度提升方法，涉及数据存储技术领域，为解决现有技术中由于数据包发送时耗时较长，导致NVMe存储设备存储速度慢的问题，包括步骤一：NVMe SSD向FPGA发送读内存请求；步骤二：NVMe SSD获取FPGA回复的完成报文：步骤二一：流程控制模块向数据发送模块发送传输信号；步骤二二：数据发送模块根据接收到的数据包类型进行数据包封装和发送；步骤二三：数据包通过AXI‑Stream总线传输给PCIe硬核，最终数据传输给NVMe SSD；步骤三：NVMe SSD从完成报文中提取待存储数据。本发明采用的半背靠背发送策略与普通发送策略相比可以提升22％的数据传输速度。
-
公开(公告)号：CN109814811B
公开(公告)日：2022-04-29
申请号：CN201910092433.7
申请日：2019-01-30
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法，涉及存储技术领域，为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度，甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存，用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据；数据存储模块采用至少2个NVMe SSD实现，通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作，且当前NVMe SSD写入数据达到预设阈值后，向当前NVMe SSD发送关闭命令，触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度，还能防止数据丢失。
-
公开(公告)号：CN110209613A
公开(公告)日：2019-09-06
申请号：CN201910487222.3
申请日：2019-06-05
Applicant: 哈尔滨工业大学
IPC: G06F13/16
Abstract: 一种NVMe SSD读取速度与光纤接口速度自适应匹配方法，涉及数据存储技术领域，为解决现有技术中NVMe SSD读取速度控制方法对FPGA内数据缓存资源占用较多的问题，包括以下步骤：首先FPGA接收从NVMe SSD返回的读取数据的数据包，然后将RxReady信号拉低五个时钟周期。本发明借助PCIe硬核上AXI-Stream数据接收接口的RxReady信号控制NVMe SSD读取数据时数据包的发送速度，使NVMe SSD数据读取速度与光纤数据接口速度相匹配，不需要将一个完整的读命令拆分成若干个子命令，并且为接收和解析数据包的过程留出了足够的时序余量，开发简单。而且本方法能够减少数据读取过程对缓存资源的需求，对于NVMe SSD的逻辑块大小为512Byte和4KByte时，分别节省50％和92％的Block Ram缓存资源使用量，可广泛应用于数据存储技术领域。
-
公开(公告)号：CN110109626A
公开(公告)日：2019-08-09
申请号：CN201910420004.8
申请日：2019-05-20
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种基于FPGA的NVMe SSD命令处理方法，它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计，将多种命令执行流程相结合，使用一个简单的流程控制状态机即可实现所有命令执行流程，便于开发和维护；而且在保证功能完整的同时，优化了流程控制状态机的状态数量及状态转移条件，减少了流程控制状态机中判断步骤的时间开销，提高了开发效率，与传统方法相比，采用本发明方法可以节省FPGA内部43％的触发器资源和65％的查找表资源。本发明可以应用于数据存储技术领域。
-
公开(公告)号：CN109814811A
公开(公告)日：2019-05-28
申请号：CN201910092433.7
申请日：2019-01-30
Applicant: 哈尔滨工业大学
IPC: G06F3/06
Abstract: 一种减小NVMe SSD响应延迟影响高速数据存储设备写入速度的方法，涉及存储技术领域，为了解决NVMe SSD的响应延迟会极大地影响存储设备的持续写入速度，甚至导致数据丢失的问题。本发明通过主控FPGA模块的Block RAM进行数据缓存，用来暂时储存固有响应延迟以及其他小于1ms的响应延迟期间接收的数据；数据存储模块采用至少2个NVMe SSD实现，通过主控FPGA模块的NVMe主机控制各个NVMe SSD轮流进行写操作，且当前NVMe SSD写入数据达到预设阈值后，向当前NVMe SSD发送关闭命令，触发映射表刷新命令。本发明不仅保证了设备的数据持续写入速度，还能防止数据丢失。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.024 seconds)
