-
Patent Agency Ranking
公开(公告)号：CN117389628A
公开(公告)日：2024-01-12
申请号：CN202311280747.2
申请日：2023-09-28
Applicant: 哈尔滨工业大学
IPC: G06F9/38
Abstract: 一种基于CSD编码的短时傅里叶变换流水线加窗装置及方法，涉及特征提取领域。为解决现有技术中存在的，在处理需要使用其他窗函数的信号时只能使用原先的高资源消耗的硬件结构，难以满足高吞吐量、实时处理的需求的技术问题，本发明提供的技术方案为：一种基于CSD编码的短时傅里叶变换流水线加窗装置，所述装置包括：采集连续输入的时间序列数据和窗函数的模块；对所述连续输入的时间序列数据和窗函数进行乘法操作的加窗模块；对进行了乘法操作的所述连续输入的时间序列数据和窗函数进行数据时序整理和顺序变换，得到重叠延时信号的重叠延时模块。适合应用于STFT硬件结构实现中的时域局域化加窗工作中。
-
公开(公告)号：CN117992012A
公开(公告)日：2024-05-07
申请号：CN202410022251.3
申请日：2024-01-08
Applicant: 哈尔滨工业大学
Abstract: 本发明提出一种基于CSD编码动态可配置的常数乘法器实现方法，所述方法包括以下步骤：步骤一：数据分析，步骤二：数据预编码，步骤三：乘法器结构实现。所述实现方法能够实现低资源消耗的基于CSD编码的乘法器，能够支持在结构不变的情况下实现运行时可配置的效果，并支持多种窗函数、滤波器系数和旋转因子，能够应用于多种场景。
-
公开(公告)号：CN115357181A
公开(公告)日：2022-11-18
申请号：CN202210921522.X
申请日：2022-08-02
Applicant: 哈尔滨工业大学
Abstract: 本发明公开了一种基于FPGA实现波形采集与记录中的多类型触发系统，包括：存储记录仪、数字触发模块和触发输出模块，其中，存储记录仪用于对模拟信号进行采集，将模拟信号转化为数字信号，以进入数字触发模块；数字触发模块包括电平滤波检测模块、触发事件处理模块和选择通道模块，用于对八个触发通道中的任一路通道选打开或关闭，并选择任一种预设触发类型；触发输出模块用于将八路通道种设置为on的通道的触发输出进行or或者and的逻辑组合后进行最终触发输出。该系统能够对需要采集的各种信号设置不同触发方式，从而对信号进行不同特征的提取，以此对信号进行更加准确的捕捉和存储记录。
-
公开(公告)号：CN115344516A
公开(公告)日：2022-11-15
申请号：CN202210944735.4
申请日：2022-08-08
Applicant: 哈尔滨工业大学
IPC: G06F13/366 , G06F13/16 , G06F13/372
Abstract: 一种数据采集模块的功能仲裁装置和逻辑设计方法，涉及示波记录仪的信号仲裁领域。解决了数据采集模块的功能较为单调，大多数只有预触发、后触发等功能，缺少可以综合各种触发模式、存储时机、不同波形采集的仲裁装置的问题。所述装置包括：采集模块、状态机和数据控制模块；所述采集模块，用于采集配置信号、触发信号和数据信号，并将所述采集的信号传输至状态机；所述状态机，用于解析接收到的配置信号，并根据接收到的触发信号和数据信号进行数据的分析与仲裁，获取已完成仲裁的数据并进行数据存储；所述数据控制模块，用于与状态机进行数据交互，还用于控制状态机对已完成仲裁的数据的存储。适用于示波记录仪的信号处理领域。
-
公开(公告)号：CN115392294A
公开(公告)日：2022-11-25
申请号：CN202210921526.8
申请日：2022-08-02
Applicant: 哈尔滨工业大学
IPC: G06K9/00 , G06F13/42 , G06F12/0893
Abstract: 一种基于FPGA的数字采样模块逻辑系统，属于数字采集技术领域，解决基于FPGA的数字采集的通用性低的问题。本发明的系统包括：所述系统包括FPGA、数字采样模拟前端和DDR，所述FPGA包括数字信号处理单元、数据计数单元、触发单元、波形计算单元、主状态机、DDR控制单元和寄存器读写控制单元。本发明适用于基于FPGA的数字采样模块的系统架构设计，能满足大多数示波记录仪的数字采集模块的功能需求，并且有较高的可拓展性和发展空间。在此设计的架构下，能够满足高速、低速等不同速率信号输入下的数字降采样处理、触发生成、不同存储模式、不同采样时机控制等要求，并且实现数据的实时存储、波形计算、深存储、内存分割和数据上传等功能。
-
-
-
-
Search Results
5
records
(took 0.02 seconds)
