-
公开(公告)号：CN101388666B
公开(公告)日：2011-01-26
申请号：CN200810137288.1
申请日：2008-10-10
Applicant: 哈尔滨工业大学
Abstract: 无鉴相盲区的非线性鉴频鉴相器，涉及锁相环电路，彻底解决了传统鉴频鉴相器存在的“鉴相盲区”问题。它包括第一或门、第二或门、第一D触发器、第二D触发器、与门和延迟单元。第一或门的输出端与第一D触发器的信号输入端D1相连，参考信号CKPEF送入第一D触发器的时钟输入端CK1，第一D触发器的输出端Q1和与门的一个输入端相连，第一D触发器的异步复位端Rst1与第二D触发器的异步复位端Rst2相连并同时和延迟单元的输出端相连，第二或门的输出端与第二D触发器的信号输入端D2相连，反馈信号CKVCO送入第二D触发器的时钟输入端CK2，第二D触发器的输出端Q2和与门的另一个输入端相连，与门的输出端与延迟单元的输入端相连。本发明适用于锁相环电路中。
-
公开(公告)号：CN101610082A
公开(公告)日：2009-12-23
申请号：CN200910072512.8
申请日：2009-07-16
Applicant: 哈尔滨工业大学
IPC: H03L7/08
Abstract: 应用于锁相环中的源极开关型电荷泵。它涉及集成电路领域，它解决了现有传统的源极开关型电荷泵所存在的动态失配的问题。它的充电电流电路和充电电流关断加速电路的充电信号输入端分别输入充电控制信号；充电电流关断加速电路的加速信号输出端接充电电流电路的加速信号输入端；放电电流电路和放电电流关断加速电流的放电信号输入端分别输入放电控制信号DN；放电电流关断加速电流的加速信号输出端同时接放电电流电路的加速信号输入端和速度补偿电容CslowN的一端；速度补偿电容CslowN的另一端接地，充电电流电路和放电电流电路的输出端同为电流输出端Iout。将本发明应用到锁相环中时，可以有效降低电荷泵失配所引起的参考杂散，改善锁相环输出信号的频率纯度。
-
公开(公告)号：CN101610082B
公开(公告)日：2011-12-07
申请号：CN200910072512.8
申请日：2009-07-16
Applicant: 哈尔滨工业大学
IPC: H03L7/08
Abstract: 应用于锁相环中的源极开关型电荷泵。它涉及集成电路领域，它解决了现有传统的源极开关型电荷泵所存在的动态失配的问题。它的充电电流电路和充电电流关断加速电路的充电信号输入端分别输入充电控制信号UP；充电电流关断加速电路的加速信号输出端接充电电流电路的加速信号输入端；放电电流电路和放电电流关断加速电流的放电信号输入端分别输入放电控制信号DN；放电电流关断加速电流的加速信号输出端同时接放电电流电路的加速信号输入端和速度补偿电容CslowN的一端；速度补偿电容CslowN的另一端接地，充电电流电路和放电电流电路的输出端同为电流输出端Iout。将本发明应用到锁相环中时，可以有效降低电荷泵失配所引起的参考杂散，改善锁相环输出信号的频率纯度。
-
公开(公告)号：CN101388666A
公开(公告)日：2009-03-18
申请号：CN200810137288.1
申请日：2008-10-10
Applicant: 哈尔滨工业大学
Abstract: 无鉴相盲区的非线性鉴频鉴相器，涉及锁相环电路，彻底解决了传统鉴频鉴相器存在的“鉴相盲区”问题。它包括第一或门、第二或门、第一D触发器、第二D触发器、与门和延迟单元。第一或门的输出端与第一D触发器的信号输入端D1相连，参考信号CKREF送入第一D触发器的时钟输入端CK1，第一D触发器的输出端Q1和与门的一个输入端相连，第一D触发器的异步复位端Rst1与第二D触发器的异步复位端Rst2相连并同时和延迟单元的输出端相连，第二或门的输出端与第二D触发器的信号输入端D2相连，反馈信号CKVCO送入第二D触发器的时钟输入端CK2，第二D触发器的输出端Q2和与门的另一个输入端相连，与门的输出端与延迟单元的输入端相连。本发明适用于锁相环电路中。
-
-
-
Search Results
4
records
(took 0.017 seconds)
