公开(公告)号：CN109216324A

公开(公告)日：2019-01-15

申请号：CN201810693005.5

申请日：2018-06-29

申请人： 台湾积体电路制造股份有限公司

发明人： 黄诗雅 ,  蔡仲豪 ,  王垂堂 ,  余振华 ,  张智援

IPC分类号： H01L23/552

摘要： 方法包括将管芯嵌入在模制材料内；在模制材料和管芯上方形成第一介电层；在第一介电层的远离管芯的上表面上方形成导线；以及在第一介电层和导线上方形成第二介电层。该方法还包括形成穿过第一介电层或第二介电层延伸的第一沟槽开口，其中，第一沟槽开口的纵向轴线与导线的纵向轴线平行，并且其中，没有导电部件在第一沟槽开口的底部处暴露；以及用导电材料填充第一沟槽开口以形成第一接地沟槽。本发明的实施例还涉及具有用于减少串扰的屏蔽结构的半导体器件。

公开(公告)号：CN113161325A

公开(公告)日：2021-07-23

申请号：CN202110056766.1

申请日：2021-01-15

申请人： 台湾积体电路制造股份有限公司

发明人： 黄诗雅 ,  蔡仲豪 ,  余振华 ,  王垂堂

IPC分类号： H01L25/04 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56 ,  H01L25/16

摘要： 一种无源器件模块包含第一层级、第二层级以及连接端子。第一层级包含第一半导体芯片和第一密封体。第一半导体芯片具有接触柱。密封体密封第一半导体芯片。第二层级设置在第一层级上，且包含第二半导体芯片、层间贯穿壁以及第二密封体。层间贯穿壁位于第二半导体芯片的侧壁旁侧并面向第二半导体芯片的侧壁，且电连接到接触柱。第二密封体密封第二半导体芯片和层间贯穿壁。连接端子设置在第二层级上方且经由层间贯穿壁电连接到第一半导体芯片。第一半导体芯片和第二半导体芯片包含无源器件。本公开可减小外观尺寸、寄生电阻以及电感。

公开(公告)号：CN109216324B

公开(公告)日：2020-11-13

申请号：CN201810693005.5

申请日：2018-06-29

申请人： 台湾积体电路制造股份有限公司

发明人： 黄诗雅 ,  蔡仲豪 ,  王垂堂 ,  余振华 ,  张智援

IPC分类号： H01L23/552

摘要： 方法包括将管芯嵌入在模制材料内；在模制材料和管芯上方形成第一介电层；在第一介电层的远离管芯的上表面上方形成导线；以及在第一介电层和导线上方形成第二介电层。该方法还包括形成穿过第一介电层或第二介电层延伸的第一沟槽开口，其中，第一沟槽开口的纵向轴线与导线的纵向轴线平行，并且其中，没有导电部件在第一沟槽开口的底部处暴露；以及用导电材料填充第一沟槽开口以形成第一接地沟槽。本发明的实施例还涉及具有用于减少串扰的屏蔽结构的半导体器件。