-
公开(公告)号：CN1722386A
公开(公告)日：2006-01-18
申请号：CN200510070731.4
申请日：2005-05-18
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/6656 , H01L29/665 , H01L29/6659 , H01L29/7833
摘要： 本发明是一种金属氧化物半导体晶体管和其制造方法。所述金属氧化物半导体晶体管的制造方法，首先，提供一基底，基底上形成有栅极。以栅极为第一掩膜，布植基底。其后，形成至少两个第一间隙壁，分别邻接栅极的两侧。以栅极和第一间隙壁为第二掩膜，布植基底。接下来，形成至少两个第二间隙壁，分别邻接第一间隙壁。以栅极、第一间隙壁和第二间隙壁为一第三掩膜，反应暴露的基底，以形成至少两自对准金属硅化物区于基底中，其中自对准金属硅化物区是邻接第二间隙壁。本发明所述其金属氧化物半导体晶体管和其制造方法，具有较长的接面漏电路径，可减少漏电流。且可保护第一间隙壁的氧化层，以减少后续清洗制程对于氧化层所造成的损伤。
-
公开(公告)号：CN103165466B
公开(公告)日：2016-05-25
申请号：CN201210192150.8
申请日：2012-06-11
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC分类号： H01L21/28123 , H01L27/0629 , H01L28/20 , H01L29/42376 , H01L29/66545 , H01L29/78
摘要： 所描述的方法包括提供半导体衬底。在半导体衬底上方形成第一栅极结构，并且邻近第一栅极结构形成牺牲栅极结构。使用代替栅极方法，可以将牺牲栅极结构用于形成金属栅极结构。形成覆盖第一栅极结构和牺牲栅极结构的介电层。介电层在第一栅极结构的顶面上方具有第一厚度，并且在牺牲栅极结构的顶面上方具有的第二厚度，第二厚度小于第一厚度(例如，参见图5、图15、图26)。从而，介电层的随后平坦化工艺可以不与第一栅极结构接触。本发明还提供了包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法。
-
公开(公告)号：CN109801914A
公开(公告)日：2019-05-24
申请号：CN201810385034.5
申请日：2018-04-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/092 , H01L21/8238
摘要： 一种器件，包括衬底；半导体鳍，从衬底延伸；隔离结构，位于衬底上方并且横向位于半导体鳍之间；衬垫层，位于半导体鳍的侧壁和所述隔离结构之间；以及蚀刻停止层，位于衬底和隔离结构之间并且横向位于半导体鳍之间。蚀刻停止层包括与隔离结构和衬垫层的材料不同的材料。本发明的实施例还涉及衬底和隔离结构之间的蚀刻停止层。
-
公开(公告)号：CN109801914B
公开(公告)日：2022-06-03
申请号：CN201810385034.5
申请日：2018-04-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/092 , H01L21/8238
摘要： 一种器件，包括衬底；半导体鳍，从衬底延伸；隔离结构，位于衬底上方并且横向位于半导体鳍之间；衬垫层，位于半导体鳍的侧壁和所述隔离结构之间；以及蚀刻停止层，位于衬底和隔离结构之间并且横向位于半导体鳍之间。蚀刻停止层包括与隔离结构和衬垫层的材料不同的材料。本发明的实施例还涉及衬底和隔离结构之间的蚀刻停止层。
-
公开(公告)号：CN109860117B
公开(公告)日：2021-02-26
申请号：CN201810385047.2
申请日：2018-04-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/11 , H01L27/092
摘要： 该方法包括提供具有衬底以及第一鳍和第二鳍的结构，第一鳍和第二鳍位于衬底上方并且通常沿着第一方向纵向定向；在第一鳍和第二鳍上方外延生长半导体源极/漏极(S/D)部件，其中，位于第一鳍上方的第一半导体S/D部件与位于第二鳍上方的第二半导体S/D部件合并；以及对第一鳍和第二鳍之间的区实施第一蚀刻工艺，其中，第一蚀刻工艺将第一半导体S/D部件和第二半导体S/D部件分隔开。本发明的实施例还涉及用于减小晶体管间隔的切割金属栅极工艺。
-
公开(公告)号：CN102194756A
公开(公告)日：2011-09-21
申请号：CN201010251092.2
申请日：2010-08-09
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L21/336 , H01L27/092 , H01L29/78 , H01L29/06
CPC分类号： H01L21/823431 , H01L21/823412 , H01L21/823807 , H01L21/823821 , H01L29/0653 , H01L29/0847 , H01L29/161 , H01L29/165 , H01L29/66795 , H01L29/7843 , H01L29/7846 , H01L29/7848 , H01L29/785 , H01L29/7851
摘要： 本发明提供一种鳍式场效晶体管(FinFET)及其制法，该晶体管制法包括：从半导体基材之上延伸形成鳍式场效晶体管的第一与第二鳍，其中浅沟隔离(shallow trench isolation，STI)区域位于第一与第二鳍之间，且与第一、第二鳍上表面之间具有一距离；提供第一与第二鳍延伸部分于高于浅沟隔离区域的上表面之上的第一与第二鳍的上表面与侧表面之上；从浅沟隔离区域移除部分材料，以增加介于浅沟隔离区域上表面与第一、第二鳍上表面之间的距离；沉积顺应性应力介电材料于第一、第二鳍与浅沟隔离区域之上；回焊顺应性应力介电材料。本发明可减少桥接现象并提高鳍式场效晶体管的选择性外延成长技术效率。
-
公开(公告)号：CN110197828B
公开(公告)日：2021-08-24
申请号：CN201810584603.9
申请日：2018-06-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/088 , H01L21/8234
摘要： 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括第一和第二晶体管，第一和第二晶体管每个均具有设置在相应的晶体管的沟道区域上方的高k金属栅极。半导体器件还包括与相应的高k金属栅极的端部物理接触的第一和第二介电部件。第一和第二晶体管具有相同的导电类型。两个高k金属栅极具有相同数量的材料层。第一晶体管的阈值电压与第二晶体管的阈值电压不同，并且以下至少一个是正确的：两个高k金属栅极具有不同的宽度，第一和第二介电部件具有与两个晶体管的相应的沟道区域不同的距离，以及第一和第二介电部件具有不同的尺寸。
-
公开(公告)号：CN110197828A
公开(公告)日：2019-09-03
申请号：CN201810584603.9
申请日：2018-06-08
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/088 , H01L21/8234
摘要： 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括第一和第二晶体管，第一和第二晶体管每个均具有设置在相应的晶体管的沟道区域上方的高k金属栅极。半导体器件还包括与相应的高k金属栅极的端部物理接触的第一和第二介电部件。第一和第二晶体管具有相同的导电类型。两个高k金属栅极具有相同数量的材料层。第一晶体管的阈值电压与第二晶体管的阈值电压不同，并且以下至少一个是正确的：两个高k金属栅极具有不同的宽度，第一和第二介电部件具有与两个晶体管的相应的沟道区域不同的距离，以及第一和第二介电部件具有不同的尺寸。
-
公开(公告)号：CN109860117A
公开(公告)日：2019-06-07
申请号：CN201810385047.2
申请日：2018-04-26
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/8238 , H01L27/11 , H01L27/092
摘要： 该方法包括提供具有衬底以及第一鳍和第二鳍的结构，第一鳍和第二鳍位于衬底上方并且通常沿着第一方向纵向定向；在第一鳍和第二鳍上方外延生长半导体源极/漏极(S/D)部件，其中，位于第一鳍上方的第一半导体S/D部件与位于第二鳍上方的第二半导体S/D部件合并；以及对第一鳍和第二鳍之间的区实施第一蚀刻工艺，其中，第一蚀刻工艺将第一半导体S/D部件和第二半导体S/D部件分隔开。本发明的实施例还涉及用于减小晶体管间隔的切割金属栅极工艺。
-
公开(公告)号：CN103165466A
公开(公告)日：2013-06-19
申请号：CN201210192150.8
申请日：2012-06-11
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
CPC分类号： H01L21/28123 , H01L27/0629 , H01L28/20 , H01L29/42376 , H01L29/66545 , H01L29/78
摘要： 所描述的方法包括提供半导体衬底。在半导体衬底上方形成第一栅极结构，并且邻近第一栅极结构形成牺牲栅极结构。使用代替栅极方法，可以将牺牲栅极结构用于形成金属栅极结构。形成覆盖第一栅极结构和牺牲栅极结构的介电层。介电层在第一栅极结构的顶面上方具有第一厚度，并且在牺牲栅极结构的顶面上方具有的第二厚度，第二厚度小于第一厚度(例如，参见图5、图15、图26)。从而，介电层的随后平坦化工艺可以不与第一栅极结构接触。本发明还提供了包括多晶硅电阻器和金属栅极电阻器的半导体器件及其制造方法。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.037 秒)
