基于FPGA和PCIe的光纤数据采集存储系统及方法

    公开(公告)号:CN113946297B

    公开(公告)日:2024-06-11

    申请号:CN202111343995.8

    申请日:2021-11-14

    Abstract: 本发明公开了一种基于FPGA和PCIe的光纤数据采集存储系统及方法,系统包括光纤数据发送模块、光纤数据接收模块、光模块、FIFO对齐缓存模块、倒置模块、PCIe传输模块和工控机存储模块;光纤数据发送模块用于将雷达采集的AD原始数据封装成指定的数据格式,经过光模块连接光纤发送;光纤数据接收模块处理接收光纤传输过来的数据,并对数据作填充以及给出数据的使能信号;FIFO对齐缓存模块使用多级FIFO对光纤数据作缓存、数据拼接和并串转换等处理。本发明能够采集传输多路光纤数据,并对数据做填充、缓存对齐、拼接和倒置等处理,最终通过PCIe3.0传输至工控机的磁盘阵列,得到一个易于读写和处理的数据文件。

    基于FPGA和PCIe的光纤数据采集存储系统及方法

    公开(公告)号:CN113946297A

    公开(公告)日:2022-01-18

    申请号:CN202111343995.8

    申请日:2021-11-14

    Abstract: 本发明公开了一种基于FPGA和PCIe的光纤数据采集存储系统及方法,系统包括光纤数据发送模块、光纤数据接收模块、光模块、FIFO对齐缓存模块、倒置模块、PCIe传输模块和工控机存储模块;光纤数据发送模块用于将雷达采集的AD原始数据封装成指定的数据格式,经过光模块连接光纤发送;光纤数据接收模块处理接收光纤传输过来的数据,并对数据作填充以及给出数据的使能信号;FIFO对齐缓存模块使用多级FIFO对光纤数据作缓存、数据拼接和并串转换等处理。本发明能够采集传输多路光纤数据,并对数据做填充、缓存对齐、拼接和倒置等处理,最终通过PCIe3.0传输至工控机的磁盘阵列,得到一个易于读写和处理的数据文件。

    一种可重构雷达参数和波形的设计方法

    公开(公告)号:CN118244213A

    公开(公告)日:2024-06-25

    申请号:CN202410065568.5

    申请日:2024-01-16

    Abstract: 本发明公开了一种可重构雷达参数和波形的设计方法,属于雷达中频发射信号产生技术领域。本发明的可重构雷达参数和波形产生平台可以根据雷达应用场景需求,产生脉冲宽度、脉冲重复间隔(PRI)、相参处理间隔(CPI)、雷达发射波形数据(包括信号中心频率、带宽、调制形式)均可变的发射信号。本发明中雷达系统所有的参数均可以通过上位机软件配置,这将极大方便雷达系统调试阶段对参数调整的需求,使得雷达波形产生平台具有良好的适配性、可扩展性以及可兼容性;波形产生则是直接将上位机发送的波形数据驱动至DAC芯片,不需要DDS等复杂的信号产生算法,具有设计简单、资源节约、设计精度高等优点。

    一种针对海面目标扫描雷达的超分辨率成像方法

    公开(公告)号:CN117420553B

    公开(公告)日:2024-03-12

    申请号:CN202311706434.9

    申请日:2023-12-13

    Abstract: 本发明涉及超分辨率成像技术领域,具体涉及一种针对海面目标扫描雷达的超分辨率成像方法,该方法包括:通过利用噪声和杂波的先验信息重新描述了观测过程,采用最大似然框架共同建模噪声和杂波分布,以获得更准确的似然函数。最后,采用迭代阈值收缩方法对似然函数进行优化求解。本发明通过使用最大似然框架来联合建模噪声和杂波,可以更准确地描述海面目标的观测过程,通过迭代阈值收缩最优方法获得稳定的目标估计,在精确估计目标的同时能够有效消除杂波和噪声的干扰。

    基于ZYNQ的可重构随机雷达信号产生与回波模拟系统

    公开(公告)号:CN116930892A

    公开(公告)日:2023-10-24

    申请号:CN202310900178.0

    申请日:2023-07-21

    Abstract: 本发明公开了一种基于ZYNQ的可重构随机雷达信号产生与回波模拟系统,系统包括命令参数交互模块、可重构随机信号源以及回波模拟模块;命令参数交互模块用于控制计算机与系统子模块间数据交互,数据中的波形参数和回波模拟目标参数用于控制可重构随机信号源以及回波模拟模块;可重构随机信号源用于数字基带随机信号的产生;回波模拟模块用于产生目标距离、速度、信噪比可控制的基带模拟回波。本发明可解决常规雷达系统探测体制单一,环境适应力差的问题,大大提高雷达系统的抗干扰和低截获性能,同时回波模拟模块可在信号处理系统研发过程中进行自测,缩短研发测试时间,整个信号系统可广泛应用于各种机载雷达和弹载雷达中。

    基于CPU和GPU架构的双基地雷达信号处理系统及方法

    公开(公告)号:CN116148793A

    公开(公告)日:2023-05-23

    申请号:CN202211661714.8

    申请日:2022-12-23

    Abstract: 本发明公开了一种基于CPU和GPU架构的双基地雷达信号处理系统及方法,系统包括调度与控制模块、雷达信号处理模块和点迹数据处理模块,其中调度与控制模块用于实现系统功能调度、资源分配与回收、高速回波数据接收和多流异步传输;雷达信号处理模块用于波束形成、距离‑多普勒相干处理、恒虚警率检测和差波束测角;点迹数据处理模块用于实现目标定位、卡尔曼滤波和UDP数据传输;整个处理系统基于CPU和GPU异构架构实现。本发明利用多核CPU完成资源管理、逻辑控制和数据处理部分,GPU完成雷达信号处理的高性能并行计算,处理速度快、定位精度高,能够实现双基地雷达探测的实时处理和精确定位。

    基于多核DSP的车辆监控雷达信号处理系统及方法

    公开(公告)号:CN116125417A

    公开(公告)日:2023-05-16

    申请号:CN202310000139.5

    申请日:2023-01-02

    Abstract: 本发明公开了一种基于多核DSP的车辆监控雷达信号处理系统及方法,系统包括:GPIO接口中断模块,用于触发硬件中断;SRIO接口通信模块,用于实现FPGA与DSP端之间的高速数据传输;核间通信模块,用于实现DSP多核同步与数据交互;EDMA数据搬移模块,用于实现DSP内部存储与外部存储之间的数据传输;信号处理模块,用于对FPGA传输过来的动目标检测后的10个接收波束数据进行恒虚警检测、目标凝聚以及测角,获得目标的距离、速度、方位角等信息;网口通信模块,用于实现DSP与上位机之间的数据传输。本发明不仅能实现高准确性、高可靠性、高实时性的雷达信号处理,并且采用FPGA+多核DSP架构,还充分发挥了系统的并行处理性能。

    一种频率步进雷达收发通道幅相校正的方法及系统

    公开(公告)号:CN117826097A

    公开(公告)日:2024-04-05

    申请号:CN202410052371.8

    申请日:2024-01-14

    Abstract: 本发明公开了一种频率步进雷达收发通道幅相校正的方法及系统,该方法依次对接收通道和发射通道进行通道内和通道间校正;对于某通道内的幅相校正,先比较该通道内各个频点的幅度和相位,计算并存储频点间幅相差异,通过校准使它们保持一致,其他通道内的幅相校正按此方法进行;对于通道间的幅相校正,各个通道起始频点的幅度和相位比较,计算并得到通道间起始频点的幅相区别,通过校准使它们保持一致。本发明具有实现简单、实时性高等优点。

Patent Agency Ranking