基于FPGA和PCIe的光纤数据采集存储系统及方法

    公开(公告)号:CN113946297B

    公开(公告)日:2024-06-11

    申请号:CN202111343995.8

    申请日:2021-11-14

    Abstract: 本发明公开了一种基于FPGA和PCIe的光纤数据采集存储系统及方法,系统包括光纤数据发送模块、光纤数据接收模块、光模块、FIFO对齐缓存模块、倒置模块、PCIe传输模块和工控机存储模块;光纤数据发送模块用于将雷达采集的AD原始数据封装成指定的数据格式,经过光模块连接光纤发送;光纤数据接收模块处理接收光纤传输过来的数据,并对数据作填充以及给出数据的使能信号;FIFO对齐缓存模块使用多级FIFO对光纤数据作缓存、数据拼接和并串转换等处理。本发明能够采集传输多路光纤数据,并对数据做填充、缓存对齐、拼接和倒置等处理,最终通过PCIe3.0传输至工控机的磁盘阵列,得到一个易于读写和处理的数据文件。

    一种相邻多目标条件下改进的CA-CFAR算法

    公开(公告)号:CN116256709A

    公开(公告)日:2023-06-13

    申请号:CN202111513702.6

    申请日:2021-12-10

    Abstract: 本发明公开了一种相邻多目标条件下改进的CA‑CFAR算法,包括:以CA‑CFAR算法为出发点,首先在检测单元D的左右保护单元之外各取N个参考单元;利用传统CA‑CFAR算法求出背景杂波功率估计值Z;将左右参考单元各平均分成M组,每组分别求平均;各选取出左右最大的均值与传统背景杂波功率估计值Z作比较,保留其中较小值后重新计算新的背景杂波功率估计值,再将新的背景杂波功率估计值与门限系数相乘得到检测门限,最后比较检测单元数据和检测门限,检测单元超过检测门限则有目标,否则没有目标。针对传统的算法在相邻多目标情况下会提高检测门限值从而导致小目标被遮蔽情况,改进的CA‑CFAR算法得到更合适的门限值,来消除CA‑CFAR在检测过程中出现的小目标被遮蔽的效应。

    基于连通域门限判定分割与质心计算的雷达目标凝聚方法

    公开(公告)号:CN116256708A

    公开(公告)日:2023-06-13

    申请号:CN202111513649.X

    申请日:2021-12-10

    Inventor: 顾红 陈哲炜 孙望

    Abstract: 本发明公开了一种基于连通域门限判定分割与质心计算的雷达目标凝聚方法,属于雷达点迹处理领域。本方法提出采用轮廓跟踪与区域生长的图像处理方法对雷达体目标点迹进行连通域的分割,再采用幅度加权法计算连通域内点迹的质量中心完成目标凝聚。方法主要包括:提取雷达检测得到点迹的距离,速度和幅值信息,将点迹数据转化为二值图像,利用8邻域搜索跟踪得到连通域的轮廓,再基于区域生长法搜索连通域内部点迹;然后对连通域点迹进行门限比较,保证多目标存在时连通域分割的准确性;最后对连通域内点迹进行幅度加权的质心计算,得到凝聚后的目标质心位置。本方法实现方式简单,有很好的目标凝聚效果。

    基于FPGA和PCIe的光纤数据采集存储系统及方法

    公开(公告)号:CN113946297A

    公开(公告)日:2022-01-18

    申请号:CN202111343995.8

    申请日:2021-11-14

    Abstract: 本发明公开了一种基于FPGA和PCIe的光纤数据采集存储系统及方法,系统包括光纤数据发送模块、光纤数据接收模块、光模块、FIFO对齐缓存模块、倒置模块、PCIe传输模块和工控机存储模块;光纤数据发送模块用于将雷达采集的AD原始数据封装成指定的数据格式,经过光模块连接光纤发送;光纤数据接收模块处理接收光纤传输过来的数据,并对数据作填充以及给出数据的使能信号;FIFO对齐缓存模块使用多级FIFO对光纤数据作缓存、数据拼接和并串转换等处理。本发明能够采集传输多路光纤数据,并对数据做填充、缓存对齐、拼接和倒置等处理,最终通过PCIe3.0传输至工控机的磁盘阵列,得到一个易于读写和处理的数据文件。

    一种基于FPGA的车辆检测雷达信号处理器

    公开(公告)号:CN112924971A

    公开(公告)日:2021-06-08

    申请号:CN202011572623.8

    申请日:2020-12-25

    Inventor: 黄璇 王康 顾红

    Abstract: 本发明公开了一种基于FPGA的车辆检测雷达信号处理器,包括初始化配置模块,用于配置信号处理板以及DSP的初始化;CSI2接口通信模块,用于接收并解包从射频前端传输过来的数据;SRIO通信模块,用于进行大批量数据的高速传递;DBF波束形成模块,用于对采样数据进行DBF运算并将其合并为左/右两路波束输出;数据重排模块,用于按照信号处理的要求合理安排数据输入顺序和输出顺序;Keystone变换实现模块,用于矫正相参积累中的高速目标距离门走动;速度模糊数补偿以及MTD处理实现模块,用于动目标检测以及对存在速度模糊的测量目标进行模糊数补偿。本发明具有体积小、成本低、测量精度高和运行稳定的特点,实现了对高速车辆去斜回波信号的接收与处理。

    一种高集成度、低成本有源相控阵雷达射频前端

    公开(公告)号:CN110320500A

    公开(公告)日:2019-10-11

    申请号:CN201910495247.8

    申请日:2019-06-10

    Abstract: 本发明公开了一种高集成度、低成本有源相控阵雷达射频前端,采用单块微波多层印制板为载体,在板卡上同时集成阵列天线、收发组件、下变频器、校正网络和数字控制模块,阵列天线用于接收和发射射频信号,收发组件用于收发射频信号的放大、移相、衰减以及收发、校正模式的切换,下变频器用于对回波信号的下变频接收,校正网络用于对各收发通道进行相位误差的校正,数字控制模块用于完成系统中各级放大器、开关和移相器的控制。本发明采用一体化设计方案,结构简单,有效减小了有源相控阵雷达射频前端的体积和重量,降低了系统成本。

    基于QuickBoot的FPGA在线升级方法及系统

    公开(公告)号:CN118733076A

    公开(公告)日:2024-10-01

    申请号:CN202410584108.3

    申请日:2024-05-11

    Abstract: 本发明公开了一种基于QuickBoot的FPGA在线升级方法及系统,利用QuickBoot的特性,FPGA可以在任何工作状态中跳转到在线升级模式,对FPGA主系统程序进行升级,不需要重新上电;避免使用传统的JTAG连接固化方式,解决了升级时可能需要拆卸产品,以及不再需要考虑JTAG线缆的长度的限制,适用于多种环境,使用灵活便捷。QuickBoot将在线升级逻辑和主系统程序分开,减小了增加在线升级功能对主系统程序结构和规模的影响,方式更为灵活;QuickBoot方式要求FLASH中存储主系统启动控制字、在线升级程序和主系统程序,所需存储空间更小,为主系统功能扩展与性能提升预留了更为充足的空间。

Patent Agency Ranking