公开(公告)号：CN118627565A

公开(公告)日：2024-09-10

申请号：CN202411105645.1

申请日：2024-08-13

申请人： 南京大学

发明人： 王宇宣 ,  崔展豪 ,  周奕斐 ,  林雨生 ,  李佚珲 ,  潘红兵

IPC分类号： G06N3/065 ,  G06N3/0464 ,  G06F9/30

摘要： 本发明公开了一种基于脉动阵列的可配置卷积运算加速装置及方法，属于超大规模集成电路的神经网络硬件加速技术领域。本发明方案针对现有卷积运算加速装置存在的问题，提出一种改进运算方式的脉动阵列，即采用行方向上广播、列方向上脉动的运算方式，将中间计算结果固定在PE中，无需停止运算以更新权重，大大提高了PE利用率，使得实际算力接近理论峰值算力，而且由于采用了行方向上广播的方式，每行PE工作状态相同，从而使得每个周期需要输出运算结果的PE数量相同，有效保证了输入输出数据吞吐率的稳定，充分利用输出通道的数据带宽。

公开(公告)号：CN116911365A

公开(公告)日：2023-10-20

申请号：CN202310744336.8

申请日：2023-06-21

申请人： 南京大学

发明人： 潘红兵 ,  林雨生 ,  傅高鸣 ,  王宇宣 ,  彭成磊

IPC分类号： G06N3/063 ,  G06N3/0464 ,  G06F15/78 ,  G06F3/06

摘要： 本发明提供了一种适用于存算一体阵列的数据流通路装置及其方法。该装置包括：全局缓冲区，用于缓存推理过程的中间结果，并将已就绪的下一步骤数据输送到等待区寄存器组中；等待区寄存器组，用于存储和驱动要进入存算一体阵列进行计算的输入数据；存算一体阵列，用于根据预先映射的权重信息实现神经网络推理过程的卷积操作和全连接层计算，并将所得到的计算中间结果传输到单指令多数据流模块；单指令多数据流模块，用于实现神经网络推理过程中的池化操作、激活函数的功能，并将结果传输到所述全局缓冲区。本发明的数据流通路装置和方法可以简化数据的存储和调度，提高电路模块的复用性。