公开(公告)号：CN118054781B

公开(公告)日：2024-10-15

申请号：CN202410139851.8

申请日：2024-01-31

Applicant: 华南理工大学

Inventor： 钟岸菘 ,  贺小勇 ,  陈志坚 ,  李斌 ,  吴朝晖

IPC: H03K19/003 ,  H03H11/02 ,  H03H1/02 ,  H03K19/20

Abstract: 本发明公开了一种利用数字DLL技术的RC校准方法，有源RC滤波器校准技术，针对现有技术中电路复杂等问题提出本方案。利用全差分RC校准电路实现；所述全差分RC校准电路利用全差分的时钟信号分别经过参考电阻后对电容阵列进行充电，经过电压比较后的结果再与时钟信号进入锁存器进行比较，锁存器输出结果经SAR逻辑处理后分两路输出，一路反馈至各电容阵列的控制端，一路作为RC校准结果输出。优点在于，采用全差分结构，省却额外的参考电压对应的稳压电路，令电路设计的复杂度降低。各缓冲器的介入保证RC阵列的输入相位一致。RC阵列与比较器之间添加开关，解决电容阵列不能复位的问题。输出添加一个加法器以校准存在的误差，令RC阵列的校准精度提升。

公开(公告)号：CN118054781A

公开(公告)日：2024-05-17

申请号：CN202410139851.8

申请日：2024-01-31

Applicant: 华南理工大学

Inventor： 钟岸菘 ,  贺小勇 ,  陈志坚 ,  李斌 ,  吴朝晖

IPC: H03K19/003 ,  H03H11/02 ,  H03H1/02 ,  H03K19/20

Abstract: 本发明公开了一种利用数字DLL技术的RC校准方法，有源RC滤波器校准技术，针对现有技术中电路复杂等问题提出本方案。利用全差分RC校准电路实现；所述全差分RC校准电路利用全差分的时钟信号分别经过参考电阻后对电容阵列进行充电，经过电压比较后的结果再与时钟信号进入锁存器进行比较，锁存器输出结果经SAR逻辑处理后分两路输出，一路反馈至各电容阵列的控制端，一路作为RC校准结果输出。优点在于，采用全差分结构，省却额外的参考电压对应的稳压电路，令电路设计的复杂度降低。各缓冲器的介入保证RC阵列的输入相位一致。RC阵列与比较器之间添加开关，解决电容阵列不能复位的问题。输出添加一个加法器以校准存在的误差，令RC阵列的校准精度提升。