公开(公告)号：CN111308330A

公开(公告)日：2020-06-19

申请号：CN202010263121.0

申请日：2020-04-07

Applicant: 华北水利水电大学

Inventor： 段美霞 ,  段爱霞 ,  段艳玲 ,  江勇 ,  杨媚 ,  黄永志 ,  姚淑霞 ,  白娟 ,  杜爱国

IPC: G01R31/317 ,  G01R31/3183

Abstract: 本发明提供了一种针对FPGA的DCM的测试系统及方法，用于对FPGA的DCM进行功能、性能的全覆盖测试，通过将码型发生器模块、测试仪器模块、矢量网络分析仪模块、程控电源模块集成在PXI工控机内部，并采用DCM测试PCB，通过USB JTAG下载器将PXI工控机与DCM测试PCB连接共同构建一个测试系统，使测试系统更简单，通过PXI工控机控制USB JTAG下载器实现对各测试用例的下载，在PXI工控机上选择各测试项目并预先设定各测试项目的测试参数，在测试过程中根据预先设定内容将FPGA的DCM输出管脚的输出信号通过开关矩阵模块输入到示波器模块、频谱仪模块以及矢量网络分析仪模块，进而实现对FPGA的DCM的功能、性能的全覆盖测试，减少手动设置，降低操作的时间，大幅度提高FPGA的DCM模块的测试效率。

公开(公告)号：CN111338326A

公开(公告)日：2020-06-26

申请号：CN202010263048.7

申请日：2020-04-07

Applicant: 华北水利水电大学

Inventor： 段爱霞 ,  段美霞 ,  段艳玲 ,  杨媚 ,  江勇 ,  黄永志 ,  白娟 ,  姚淑霞 ,  杜爱国

IPC: G05B23/02

Abstract: 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。

公开(公告)号：CN111338326B

公开(公告)日：2022-11-11

申请号：CN202010263048.7

申请日：2020-04-07

Applicant: 华北水利水电大学

Inventor： 段爱霞 ,  段美霞 ,  段艳玲 ,  杨媚 ,  江勇 ,  黄永志 ,  白娟 ,  姚淑霞 ,  杜爱国

IPC: G05B23/02

Abstract: 本发明公开了一种FPGA通用IO接口测试的设备和方法，包括工控机和测试硬件平台；所述的测试硬件平台包括电源模块电路、信号源模块电路、测试夹具、激励FPGA1，A/D采集模块电路、控制CPU、LAN接口电路和IO性能测试接口电路。本发明通过工控机作为系统上位机，同时通过下位机CPU控制信号源电路模块产生同源时钟系统时钟，激励FPGA1中的并行配置控制器加载待测试FPGA2测试用例，激励FPGA1中的测试向量随待测试FPGA2测试用例而变化，从而实现FPGA芯片通用IO接口研制和筛选抽测阶段的一种全功能，关键性能参数测试，低成本且有效的测试。