公开(公告)号：CN116368389B

公开(公告)日：2025-03-25

申请号：CN202080106498.3

申请日：2020-10-23

Applicant: 华为技术有限公司

Inventor： 黄宇 ,  张威威

IPC: G01R31/00

Abstract: 一种解压缩电路、电路生成方法和IC芯片，涉及IC芯片测试领域，用于通过解压缩电路输出大量测试信号实现对IC芯片的器件进行测试。解压缩电路(12)包括多个子电路(30)，子电路(30)包括多个元胞自动机CA电路(301)，以及移相器(302)，CA电路(301)包括第一异或电路(XOR1)以及寄存器(R)，第一异或电路(XOR1)包括第一输入端；寄存器(R)的数据输入端被耦合至第一异或电路(XOR1)的输出端；寄存器(R)的数据输出端被耦合至第一异或电路(XOR1)的第一输入端，以及移相器(302)的一个输入端；寄存器(R)的数据输出端还被耦合至至少一个其他CA电路(301)中的第一异或电路(XOR1)的第二输入端；移相器(302)用于输出测试信号。

公开(公告)号：CN117222899A

公开(公告)日：2023-12-12

申请号：CN202180097582.8

申请日：2021-07-30

Applicant: 华为技术有限公司

Inventor： 王泽中 ,  黄宇 ,  张威威 ,  王乃行 ,  李鹏举

IPC: G01R31/3185

Abstract: 本公开涉及一种用于设计测试电路的方法、装置和设备。该方法包括基于表示待测电路的数据确定待测电路的特征。方法还包括基于待测电路的特征，确定针对待测电路的开关分布。开关分布表示测试电路中的、与待测电路的多个扫描链耦合的多个开关在二维开关矩阵电路中的分布。开关矩阵电路包括多个行和多个列，多个行中的任一行具有多个开关中的至少一个开关，并且多个列中的任一列具有多个开关中的至少一个开关。以此方式，可以确定针对低功耗控制模块和掩码控制模块的开关分布，以减少输入阶段额外打开的扫描链数目并且提高输出阶段关闭具有X态的扫描链的准确性，从而优化测试功耗并提高测试的准确性。

公开(公告)号：CN116368389A

公开(公告)日：2023-06-30

申请号：CN202080106498.3

申请日：2020-10-23

Applicant: 华为技术有限公司

Inventor： 黄宇 ,  张威威

IPC: G01R31/00

Abstract: 一种解压缩电路、电路生成方法和IC芯片，涉及IC芯片测试领域，用于通过解压缩电路输出大量测试信号实现对IC芯片的器件进行测试。解压缩电路(12)包括多个子电路(30)，子电路(30)包括多个元胞自动机CA电路(301)，以及移相器(302)，CA电路(301)包括第一异或电路(XOR1)以及寄存器(R)，第一异或电路(XOR1)包括第一输入端；寄存器(R)的数据输入端被耦合至第一异或电路(XOR1)的输出端；寄存器(R)的数据输出端被耦合至第一异或电路(XOR1)的第一输入端，以及移相器(302)的一个输入端；寄存器(R)的数据输出端还被耦合至至少一个其他CA电路(301)中的第一异或电路(XOR1)的第二输入端；移相器(302)用于输出测试信号。

公开(公告)号：CN119744383A

公开(公告)日：2025-04-01

申请号：CN202280099436.3

申请日：2022-09-30

Applicant: 华为技术有限公司

Inventor： 王泽中 ,  王幸 ,  王乃行 ,  黄宇 ,  张威威

IPC: G06F3/06

Abstract: 一种生成压缩测试向量的方法，包括：根据待测芯片对应的解压缩矩阵，获取第一线性相关矩阵和第一极大无关组，其中，解压缩矩阵为待测芯片的解压缩电路结构对应的矩阵(S301)；根据第一线性相关矩阵和/或第一极大无关组，向第一背景向量中的第一目标位填充隐含值，以获取第二背景向量，第一目标位包括第一背景向量中的全部或部分无关位(S302)；根据第二背景向量，生成压缩测试向量(S303)。

公开(公告)号：CN117556762A

公开(公告)日：2024-02-13

申请号：CN202210930926.5

申请日：2022-08-04

Applicant: 华为技术有限公司

Inventor： 陈晨 ,  黄宇 ,  张威威

IPC: G06F30/367

Abstract: 本申请实施例提供一种测试单元的方法和相关装置，该方法包括：对单元中需要进行缺陷测试的N个缺陷进行无注错仿真，得到该单元的无注错仿真结果；根据该单元的无注错仿真结果，确定该N个缺陷中的每个缺陷在该注错仿真时使用的测试向量，其中该N个缺陷中的至少一个缺陷的测试向量包括2M个输入向量中的部分输入向量，M是该单元包括的输入端口的数量，M和N为大于或等于1的正整数。上述技术方案可以减少用于单元缺陷模型生成的注错仿真输入向量数目，从而减少单元缺陷模型生成中模拟瞬态仿真的时间消耗，进而可以更快地得到单元的缺陷模型。

公开(公告)号：CN116157694A

公开(公告)日：2023-05-23

申请号：CN202080105217.2

申请日：2020-11-26

Applicant: 华为技术有限公司

Inventor： 黄宇 ,  张威威

IPC: G01R31/26

Abstract: 一种控制电路及其控制方法、集成电路芯片，涉及集成电路芯片测试领域，用于完善ATE技术。控制电路包括行选择器。行选择器用于在第一输入端输入的信号的控制下，向多个第一输出端分别输出行选择信号。控制电路还包括列选择器，列选择器用于在第二输入端输入的信号的控制下，向多个第二输出端分别输出列选择信号。控制电路还包括多个第一逻辑门(21)，多个第一逻辑门(21)阵列排布为M行*N列；每个第一逻辑门(21)的第三输入端与一第一输出端相耦合；每个第一逻辑门(21)的第四输入端与一第二输出端相耦合；第一逻辑门(21)用于对第三输入端接收到的行选择信号和第四输入端接收到的列选择信号进行逻辑运算，并将运算后的控制信号从信号输出端输出。