-
公开(公告)号：CN114005933A
公开(公告)日：2022-02-01
申请号：CN202111229192.X
申请日：2021-10-21
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明提供了一种低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品装置，属于微电子技术领域，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。优选的，使OTS功能层温度为90℃～110℃，持续时间为80s～180s，更优选的，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。本发明通过设计新型的工艺方法，利用玻璃弛豫来降低OTS阈值电压漂移，解决现有技术中OTS阈值漂移较大从而抑制了OTS选通管大量应用的问题。
-
公开(公告)号：CN109830432B
公开(公告)日：2020-11-24
申请号：CN201910001801.2
申请日：2019-01-02
Applicant: 华中科技大学
IPC: H01L21/28 , H01L27/11524 , H01L27/1157
Abstract: 本发明公开了一种非易失性3D NAND存储器的侧墙栅电极及其制备方法，包括通过控制电流强度和氧化铝模板先制备好n个依次成阶梯状排列的栅电极侧墙单元，每个栅电极单元为侧墙结构；侧墙栅电极的上表面用于连接栅层，下表面用于连接字线。本发明提供的侧墙栅电极结构呈阶梯状连接不同的超高堆叠且相对应的栅层，且叠层中非相对应的栅层与栅电极之间通过绝缘层隔离，适用于解决超高层堆叠的非易失性3D NAND存储器反复施加高电压造成控制栅层与栅电极熔断、虚接等器件失效问题。
-
公开(公告)号：CN110911560A
公开(公告)日：2020-03-24
申请号：CN201911206904.9
申请日：2019-11-29
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明公开一种平面型忆阻器及其制备方法，所述忆阻器的结构是衬底的上一种平面结构，包括一端活性电极、一端惰性电极和电极中间的二维原子晶体，其中二维原子晶体为单晶Ⅳ-Ⅵ族半导体，形如MX(M：Ge、Sn、Pb；X：S、Se)，它们为快离子导体，而且具有的独特褶皱层状结构，在受到电场作用时，来自活性电极被氧化的金属阳离子能在二维原子材料层间、空位或界面特殊的通道快速迁移，以实现一种低功耗、循环一致性好、开关比大等性能优异的忆阻器；此外本发明提供的制备方法简单易行，在阻变存储器和需要低功耗的人工突触器件拥有广阔的应用前景，也为忆阻器制备提供了一种新的思路。
-
公开(公告)号：CN109887916A
公开(公告)日：2019-06-14
申请号：CN201811611995.X
申请日：2018-12-27
Applicant: 华中科技大学
IPC: H01L27/11551 , H01L27/11578 , H01L29/49 , H01L21/28
Abstract: 本发明公开了一种非易失性三维半导体存储器的双向栅电极及其制备方法，所述双向栅电极包括：位于下部的呈阶梯分布的m行n列向下栅电极单元阵列和位于上部的呈阶梯分布的m行n列向上栅电极单元阵列，每个向下栅电极单元和向上栅电极单元均为柱状结构；同一列向下栅电极单元上表面与同一控制删层连接，下表面与同一下字线连接；同一列向上栅电极单元下表面与同一控制删层连接，上表面与同一上字线连接；本发明的双向栅电极结构通过将超高层堆叠的控制删层和栅电极分为上下两个部分，减小了需要刻蚀的孔洞深度，降低了超深孔刻蚀的工艺难度；同时减小了芯片面积，增强了非易失性三维半导体存储器的散热效果。
-
公开(公告)号：CN109817630A
公开(公告)日：2019-05-28
申请号：CN201811611980.3
申请日：2018-12-27
Applicant: 华中科技大学
IPC: H01L27/11551 , H01L27/11578 , H01L29/49 , H01L21/28
Abstract: 本发明公开了一种非易失性三维半导体存储器的核壳栅电极及其制备方法，所述核壳栅电极包括从矮到高呈阶梯分布的m行n列核壳栅电极单元阵列，每个所述核壳栅电极单元为柱状结构，由内核金属柱和中空金属外壳构成；同一列所述核壳栅电极单元下表面连接同一字线，上表面连接同一控制栅层；所述内核金属柱采用具有良好电导率和热导率的金属材料，保证了器件的电学特性；所述中空外壳采用电致伸缩随尺寸变化较小且导电率较高的材料，有效避免了电极连接处发生熔断，从而提高了非易失性三维半导体存储器的使用性能。
-
Patent Agency Ranking
公开(公告)号：CN104319276B
公开(公告)日：2017-05-10
申请号：CN201410472285.9
申请日：2014-09-16
Applicant: 华中科技大学
IPC: H01L27/11556 , H01L29/423 , H01L21/28
Abstract: 本发明公开了一种非易失性三维半导体存储器的栅电极及其制备方法；栅电极包括n个依次成阶梯状排列的栅电极单元，每个栅电极单元为柱状结构，由连通电极和包围在连通电极周围的绝缘侧壁构成；所述连通电极的上表面用于连接栅层，下表面用于连接字线。本发明适用于在字线等前道工艺完成后制备连接栅层的电极结构。此电极结构呈阶梯状连接不同堆叠层且相对应的栅层，对叠层中非相对应的栅层与栅电极之间通过绝缘层隔离。
-
公开(公告)号：CN104319276A
公开(公告)日：2015-01-28
申请号：CN201410472285.9
申请日：2014-09-16
Applicant: 华中科技大学
IPC: H01L27/115 , H01L21/8247 , H01L29/423 , H01L21/28
Abstract: 本发明公开了一种非易失性三维半导体存储器的栅电极及其制备方法；栅电极包括n个依次成阶梯状排列的栅电极单元，每个栅电极单元为柱状结构，由连通电极和包围在连通电极周围的绝缘侧壁构成；所述连通电极的上表面用于连接栅层，下表面用于连接字线。本发明适用于在字线等前道工艺完成后制备连接栅层的电极结构。此电极结构呈阶梯状连接不同堆叠层且相对应的栅层，对叠层中非相对应的栅层与栅电极之间通过绝缘层隔离。
-
公开(公告)号：CN119007794A
公开(公告)日：2024-11-22
申请号：CN202410964032.7
申请日：2023-01-10
Abstract: 本公开的实施例提供了一种存储设备、用于改进存储设备的性能的方法和电子设备。一种存储设备包括：存储芯片、电脉冲生成器和处理器，存储芯片包括多个存储单元。处理器被配置为：确定多个存储单元中泄露电流不低于阈值泄漏电流的目标存储单元，以及触发电脉冲生成器向目标存储单元施加电脉冲，施加的电脉冲使目标存储单元的泄露电流低于所述阈值泄露电流。以此方式，本公开的实施例能够提高存储设备的可靠性，从而使其例如经过高温工艺后泄漏电流的大小处于期望范围内，满足高密度集成的需求。
-
公开(公告)号：CN118338768A
公开(公告)日：2024-07-12
申请号：CN202310034160.7
申请日：2023-01-10
IPC: H10N70/20
Abstract: 本公开的实施例提供了一种存储设备、用于改进存储设备的性能的方法和电子设备。一种存储设备包括：存储芯片、电脉冲生成器和处理器，存储芯片包括多个存储单元。处理器被配置为：确定多个存储单元中泄露电流不低于阈值泄漏电流的目标存储单元，以及触发电脉冲生成器向目标存储单元施加电脉冲，施加的电脉冲使目标存储单元的泄露电流低于所述阈值泄露电流。以此方式，本公开的实施例能够提高存储设备的可靠性，从而使其例如经过高温工艺后泄漏电流的大小处于期望范围内，满足高密度集成的需求。
-
公开(公告)号：CN109887916B
公开(公告)日：2020-12-08
申请号：CN201811611995.X
申请日：2018-12-27
Applicant: 华中科技大学
IPC: H01L27/11551 , H01L27/11578 , H01L29/49 , H01L21/28
Abstract: 本发明公开了一种非易失性三维半导体存储器的双向栅电极及其制备方法，所述双向栅电极包括：位于下部的呈阶梯分布的m行n列向下栅电极单元阵列和位于上部的呈阶梯分布的m行n列向上栅电极单元阵列，每个向下栅电极单元和向上栅电极单元均为柱状结构；同一列向下栅电极单元上表面与同一控制栅层连接，下表面与同一下字线连接；同一列向上栅电极单元下表面与同一控制栅层连接，上表面与同一上字线连接；本发明的双向栅电极结构通过将超高层堆叠的控制栅层和栅电极分为上下两个部分，减小了需要刻蚀的孔洞深度，降低了超深孔刻蚀的工艺难度；同时减小了芯片面积，增强了非易失性三维半导体存储器的散热效果。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.032 seconds)
