基于动态可重构FPGA的可变结构智能接口及其配置方法

    公开(公告)号:CN104252435B

    公开(公告)日:2017-06-13

    申请号:CN201410438567.7

    申请日:2014-08-29

    IPC分类号: G06F13/38

    摘要: 基于动态可重构FPGA的可变结构智能接口及其配置方法,包括动态可重构单元、两个以上多种接口驱动电路及模拟开关矩阵。动态可重构单元,根据外部被控设备的接口类型,完成接口控制器的切换,并控制模拟开关矩阵完成相应电路切换;接口驱动电路,完成数字电平与差分电平间的电压转换;模拟开关矩阵,根据动态可重构单元输出的控制信号,完成驱动电路与物理接口的连接。该接口可针对不同任务需求,依据接入外部被控设备的接口类型,完成接口控制器的动态变换,以实现同一物理接口与不同总线接口设备的通信,该技术便于完成飞控计算机对多种接口类型的外部被控设备的快速集成,可有效提高飞行器飞控计算机的通用性。

    一种周期性控制同步信号的冗余实现方法

    公开(公告)号:CN104062896A

    公开(公告)日:2014-09-24

    申请号:CN201410286255.9

    申请日:2014-06-24

    IPC分类号: G05B9/03

    摘要: 一种周期性控制同步信号的冗余实现方法,在控制系统内部分别建立主同步信号和辅同步信号,主同步信号(控制周期要求为T)由串口通信芯片每接收满一帧数据触发CPU_INTn1中断产生,辅同步信号由定时器进行TL或T的计时并触发CPU_INTn2中断产生,其中△T=TL-T的最大值为控制系统的时间性能余量要求,且中断优先级CPU_INTn1>CPU_INTn2。主同步信号正常时,控制系统向被控对象提供主同步信号,且自动抑制辅同步信号的产生。而主同步信号故障(数据接收不满)时,辅同步信号能够及时备份并确保后续主同步信号故障消除后能够立即与外部基准同步信号实现再同步。本发明方法实现简单,经济有效。

    一种周期性控制同步信号的冗余实现方法

    公开(公告)号:CN104062896B

    公开(公告)日:2016-06-01

    申请号:CN201410286255.9

    申请日:2014-06-24

    IPC分类号: G05B9/03

    摘要: 一种周期性控制同步信号的冗余实现方法,在控制系统内部分别建立主同步信号和辅同步信号,主同步信号(控制周期要求为T)由串口通信芯片每接收满一帧数据触发CPU_INTn1中断产生,辅同步信号由定时器进行TL或T的计时并触发CPU_INTn2中断产生,其中△T=TL-T的最大值为控制系统的时间性能余量要求,且中断优先级CPU_INTn1>CPU_INTn2。主同步信号正常时,控制系统向被控对象提供主同步信号,且自动抑制辅同步信号的产生。而主同步信号故障(数据接收不满)时,辅同步信号能够及时备份并确保后续主同步信号故障消除后能够立即与外部基准同步信号实现再同步。本发明方法实现简单,经济有效。

    一种适用于嵌入式设备的故障注入测试系统及测试方法

    公开(公告)号:CN103529820B

    公开(公告)日:2016-02-10

    申请号:CN201310446154.9

    申请日:2013-09-26

    IPC分类号: G05B23/02

    摘要: 本发明公开了一种适用于嵌入式设备的故障注入测试系统及测试方法,不改变待测嵌入式系统的硬件状态,利用系统自带的总线接口和内部可编程逻辑器件的灵活性实现故障注入,不会对待测系统造成物理损伤,可靠性高;故障注入测试不受距离的限制,在总线可靠传输距离内都可以进行故障注入测试,使用灵活方便;该故障注入测试系统采用软件硬件相结合的方法对待测目标系统硬件和软件进行测试,可实时、有效地完成故障注入,通过故障回收系统运行信息,可对嵌入式系统的容错性能给出客观的评价,进而为嵌入式系统设计人员改进硬件设计和软件的纠错、容错能力提供重要依据,最终实现高可靠性和高安全性的嵌入式系统运行环境。

    一种适用于嵌入式设备的故障注入测试系统及测试方法

    公开(公告)号:CN103529820A

    公开(公告)日:2014-01-22

    申请号:CN201310446154.9

    申请日:2013-09-26

    IPC分类号: G05B23/02

    摘要: 本发明公开了一种适用于嵌入式设备的故障注入测试系统及测试方法,不改变待测嵌入式系统的硬件状态,利用系统自带的总线接口和内部可编程逻辑器件的灵活性实现故障注入,不会对待测系统造成物理损伤,可靠性高;故障注入测试不受距离的限制,在总线可靠传输距离内都可以进行故障注入测试,使用灵活方便;该故障注入测试系统采用软件硬件相结合的方法对待测目标系统硬件和软件进行测试,可实时、有效地完成故障注入,通过故障回收系统运行信息,可对嵌入式系统的容错性能给出客观的评价,进而为嵌入式系统设计人员改进硬件设计和软件的纠错、容错能力提供重要依据,最终实现高可靠性和高安全性的嵌入式系统运行环境。

    基于动态可重构FPGA的可变结构智能接口及其配置方法

    公开(公告)号:CN104252435A

    公开(公告)日:2014-12-31

    申请号:CN201410438567.7

    申请日:2014-08-29

    IPC分类号: G06F13/38

    摘要: 基于动态可重构FPGA的可变结构智能接口及其配置方法,包括动态可重构单元、两个以上多种接口驱动电路及模拟开关矩阵。动态可重构单元,根据外部被控设备的接口类型,完成接口控制器的切换,并控制模拟开关矩阵完成相应电路切换;接口驱动电路,完成数字电平与差分电平间的电压转换;模拟开关矩阵,根据动态可重构单元输出的控制信号,完成驱动电路与物理接口的连接。该接口可针对不同任务需求,依据接入外部被控设备的接口类型,完成接口控制器的动态变换,以实现同一物理接口与不同总线接口设备的通信,该技术便于完成飞控计算机对多种接口类型的外部被控设备的快速集成,可有效提高飞行器飞控计算机的通用性。

    一种便携式自校准授时装置及授时方法

    公开(公告)号:CN105824232B

    公开(公告)日:2018-09-25

    申请号:CN201610353033.3

    申请日:2016-05-25

    IPC分类号: G04R20/02 H04J3/06

    摘要: 一种便携式高精度授时装置及授时方法包括一种授时终端系统(简称系统)和一种授时终端自校准方法(简称方法);系统包括控制与信号处理模块、频率源模块、人机交互模块、电源模块、接口模块;方法包括:1)将授时终端系统A与待授时设备B的接口模块互连;2)授时终端系统A与待授时设备B作为Master和Slave终端,各输出T个秒脉冲;3)待授时设备B修正脉冲沿;4)待授时设备B基于本地时钟计算与授时终端系统A计数T秒的时间差;5)重复4)M次并对M次频率差取平均,再进行频率偏差补偿。本发明具有结构简单、成本低、界面友好、升级方便、不依赖外界频率源且授时精度高等优点,校准后的设备授时信号日稳定度<±1ppb。