公开(公告)号：CN101957744B

公开(公告)日：2013-07-24

申请号：CN201010512737.3

申请日：2010-10-13

Applicant: 北京科技大学

Inventor： 齐悦 ,  王磊 ,  王惠娟 ,  师立宁 ,  王沁

IPC: G06F9/38

Abstract: 一种用于微处理器的硬件多线程控制方法及其装置，涉及微处理器体系结构领域。本发明提出的控制方法包括以下步骤：多线程取指，多线程译码，多线程执行，多线程访存，多线程写回。本发明提出的仿真装置包括：一个硬件多线程取指器件，一个硬件多线程译码器件，一个硬件多线程执行器件，一个硬件多线程访存器件，一个硬件多线程写回器件，一个硬件多线程寄存器组，一个多线程控制器件。此外，本发明针对软件多线程程序，可以通过处理器硬件多线程执行，执行时有效地隐藏了访存延迟，略去了线程切换时线程相关信息的保存与恢复，减少了线程切换的开销；采用流水线技术，使得原来执行一个线程的时间内现在可以并行执行n个线程；通过硬件多线程有效规避了深度流水带来的数据相关性风险，降低了系统的设计复杂性，从硬件上提高了系统的执行效率。

公开(公告)号：CN101957744A

公开(公告)日：2011-01-26

申请号：CN201010512737.3

申请日：2010-10-13

Applicant: 北京科技大学

Inventor： 齐悦 ,  王磊 ,  王惠娟 ,  师立宁 ,  王沁

IPC: G06F9/38

Abstract: 一种用于微处理器的硬件多线程控制方法及其装置，涉及微处理器体系结构领域。本发明提出的控制方法包括以下步骤：多线程取指，多线程译码，多线程执行，多线程访存，多线程写回。本发明提出的仿真装置包括：一个硬件多线程取指器件，一个硬件多线程译码器件，一个硬件多线程执行器件，一个硬件多线程访存器件，一个硬件多线程写回器件，一个硬件多线程寄存器组，一个多线程控制器件。此外，本发明针对软件多线程程序，可以通过处理器硬件多线程执行，执行时有效地隐藏了访存延迟，略去了线程切换时线程相关信息的保存与恢复，减少了线程切换的开销；采用流水线技术，使得原来执行一个线程的时间内现在可以并行执行n个线程；通过硬件多线程有效规避了深度流水带来的数据相关性风险，降低了系统的设计复杂性，从硬件上提高了系统的执行效率。