-
公开(公告)号：CN108009454A
公开(公告)日：2018-05-08
申请号：CN201711076975.2
申请日：2017-11-06
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: G06K7/10
Abstract: 本发明公开了一种低功耗解码的方法及装置，其中，该方法包括：根据预设的上电频率确定第一计数值，第一计数值为在Tari阶段采集的计数值，上电频率不小于500kHz；根据第一计数值确定RTcal阶段的采样频率，并以采样频率执行解码操作；根据上电频率与采样频率之间的差别对第二计数值进行误差补偿，第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值，可以大大降低功耗；之后以该上电频率确定Tari阶段的计数值后调整工作频率，在保证正常解码的同时使得计数值最小，从而在较低的工作频率完成解码功能。
-
公开(公告)号：CN108009454B
公开(公告)日：2020-09-08
申请号：CN201711076975.2
申请日：2017-11-06
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
IPC: G06K7/10
Abstract: 本发明公开了一种低功耗解码的方法及装置，其中，该方法包括：根据预设的上电频率确定第一计数值，第一计数值为在Tari阶段采集的计数值，上电频率不小于500kHz；根据第一计数值确定RTcal阶段的采样频率，并以采样频率执行解码操作；根据上电频率与采样频率之间的差别对第二计数值进行误差补偿，第二计数值为在RTcal阶段采集的计数值。该方法的上电频率远远小于传统值，可以大大降低功耗；之后以该上电频率确定Tari阶段的计数值后调整工作频率，在保证正常解码的同时使得计数值最小，从而在较低的工作频率完成解码功能。
-
公开(公告)号：CN106383790A
公开(公告)日：2017-02-08
申请号：CN201610723780.1
申请日：2016-08-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
CPC classification number: G06F12/0646 , G06F13/1668
Abstract: 本发明涉及一种总线管理单元及高安全系统级芯片，该总线管理单元包括：存储访问控制模块、存储加解密模块、加解扰模块、校验模块，所述存储访问控制模块用于对系统级芯片的存储器和寄存器的访问权限进行控制；所述存储加解密模块用于对所述存储器的地址和数据进行加/解密操作；所述加解扰模块用于对总线数据进行极性反转和总线数据填充；所述校验模块用于对存储器写数据和/或存储器读数据进行校验，并根据校验结果进行相应处理。
-
公开(公告)号：CN114327255B
公开(公告)日：2025-02-14
申请号：CN202111370701.0
申请日：2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网山西省电力公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种存储器接口控制器及存储器，属于数据存储领域。所述存储器接口控制器包括：第一通信模块，用于接收外部设备传送的明文数据，并将所接收的明文数据传送给寄存器模块进行存储；加密模块，用于对存储的明文数据进行加密以得到对应的密文数据，并将密文数据传送给缓存模块进行缓存；数据处理模块，用于将寄存器模块所存储的明文数据搬运给加密模块，以及将缓存模块所缓存的密文数据搬运给第二通信模块；所第二通信模块，用于将所接收的密文数据传送给所述存储器。本发明的存储器接口控制器通过增加加密模块，实现了在数据存储源头的加密保证，可保证了数据安全。
-
公开(公告)号：CN114281632A
公开(公告)日：2022-04-05
申请号：CN202111360699.9
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种用于在SoC验证中初始化Romcode的方法及装置，属于芯片技术领域。所述方法包括：针对待初始化的Romcode，循环执行以下步骤直到所述待初始化的Romcode被按行遍历完成：从所述待初始化的Romcode中读取未被初始化的文件内容；从所述文件内容中提取地址和数据；确定所述地址对应的存储器；以及将所述数据存储至所述存储器的与所述地址对应的存储器地址中，以完成所述文件内容的初始化。其避免了因待初始化文件地址不连续需要按地址拆分文件或持续补值的缺陷，同时克服了在多存储器跳转时拆分定向激励的缺陷，提高了验证的自动化程度，减少人工干预造成的意外错误的风险。
-
Patent Agency Ranking
公开(公告)号：CN113743044A
公开(公告)日：2021-12-03
申请号：CN202111304432.8
申请日：2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F30/3312 , G06F30/394
Abstract: 本发明实施例提供一种时序路径修正方法、装置、介质及芯片结构，属于芯片技术领域。所述时序路径修正方法包括：针对阻挡了时序路径的定制模块，判断该定制模块是否符合布线通道扩展要求；以及在确定所述定制模块符合所述布线通道扩展要求的情况下，修改所述定制模块的物理信息以在所述定制模块内部扩展布线通道，使得对应的时序路径经所述布线通道贯穿所述定制模块。本发明通过创建布线通道，引导时序路径从定制模块内部贯穿，有效地缩短了时序路径的长度，降低了因寄生现象引起的时序违反，有助于实现低功耗混合信号设计。
-
公开(公告)号：CN112101057A
公开(公告)日：2020-12-18
申请号：CN202011305922.5
申请日：2020-11-20
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06K7/10
Abstract: 本发明实施例提供一种标签数量估算方法、装置、电子设备及存储介质。所述方法包括：设定帧长度系数Q，基于最小不可检测的碰撞标签数量值Limit，获取相应帧长度内每个帧时隙内的碰撞标签数量值；统计相应帧长度内不同的碰撞标签数量值所分别对应的帧时隙数量之和；根据最小不可检测的碰撞标签数量值Limit和所述帧长度系数Q，查询对应的标签碰撞系数K；根据统计的帧时隙数量之和以及标签碰撞系数K，对标签数量进行第一轮估算，得到第一估算结果。通过上述方法，根据不同的帧长度系数Q和最小不可检测的碰撞标签数量值Limit，得到对应的碰撞系数K，使得对标签数量的估算更为准确，更加适用于标签数量较多的情况。
-
公开(公告)号：CN110750129A
公开(公告)日：2020-02-04
申请号：CN201910964645.X
申请日：2019-10-11
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种分频电路，包括第一分频器以及第二分频器；第一分频器包括：第一累加器，在接收的时钟信号的每个上升沿来临时计数值加1，且在第一反馈信号的控制下清除第一累加器的计数值；第一比较器，比较第一累加器的计数值和第一分频信号，第一反馈信号为第一比较器的输出信号；第一异或门；第一触发器，第一触发器的输出为第二反馈信号，第一触发器的输出为第一分频器的输出信号div0_clock；第二分频器包括：第二累加器；第二比较器；第二异或门；第二触发器，输出为第二分频器的输出信号div1_clock；其中，div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期，以避免不同分频比造成的时钟相位不一致的问题。
-
公开(公告)号：CN110380724A
公开(公告)日：2019-10-25
申请号：CN201910682065.1
申请日：2019-07-26
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种RTC时钟频率温度补偿芯片，用于对晶体振荡器由于温度变化所引起的频率漂移进行补偿，RTC时钟频率温度补偿芯片包括：温度传感器、随机存储器、RTC电路。温度传感器用于检测环境温度，生成温度信号；随机存储器与温度传感器相连，其用于存储修调数据表，该修调数据表中存储了多个温度信号下所对应的频率校正值，随机存储器还用于根据温度传感器的温度信号索引出相应的频率校正值；RTC电路与晶体振荡器以及随机存储器均相连，用于根据随机存储器输出的频率校正值对晶体振荡器的频率进行校正。该RTC时钟频率温度补偿芯片能够降低对晶体振荡器的选型要求，以及降低片上的温度传感器的测温误差精度要求。
-
公开(公告)号：CN110363032A
公开(公告)日：2019-10-22
申请号：CN201910670590.1
申请日：2019-07-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: G06F21/76
Abstract: 本发明公开了一种安全芯片的主动屏蔽层电路，包括：金属屏蔽层，包括通过多个贯穿金属屏蔽层的过孔相连接的顶层金属线与次顶层金属线；输入检测电路，用于接收数字逻辑单元发送的检测信号，对检测信号进行放大处理，并将放大处理后的信号传输至次顶层金属线，次顶层金属线将接收到的信号传输至与次顶层金属线相连接的顶层金属线；输出检测电路，用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至数字逻辑单元的输入接口；次顶层金属线覆盖安全芯片的敏感模块。本发明提供的安全芯片的主动屏蔽层电路，可以增加FIB探测难度，提高主动屏蔽层的抗攻击性。
-
-
-
-
-
-
-
-
-
Search Results
118
records
(took 0.153 seconds)
