芯片以及数据处理装置、方法

    公开(公告)号:CN114281243A

    公开(公告)日:2022-04-05

    申请号:CN202111363827.5

    申请日:2021-11-17

    Abstract: 本发明公开了一种芯片以及数据处理装置、方法,装置包括:用于存储应用数据的第一存储器,用于存储程序数据的第二存储器;与第一存储器连接的第一存储控制器,与第二存储器连接的第二存储控制器;DMA控制器,用于在接收到第一指令时,接收通信数据;CPU处理器,用于在接收到第二指令时,控制第一存储控制器启动应用数据擦写,并在启动应用数据擦写或者DMA控制器接收通信数据结束后,控制第二存储控制器读取第二存储器中的程序数据,以及在同时存在应用数据擦写和通信数据时,先利用读取到的程序数据处理通信数据,待通信数据处理完成后,等待应用数据擦写完成。该数据处理装置,可提升存储器擦写寿命和数据处理效率。

    多源广域配用电网络分层校时方法、装置、系统及芯片

    公开(公告)号:CN119154986A

    公开(公告)日:2024-12-17

    申请号:CN202411620083.4

    申请日:2024-11-13

    Abstract: 本公开涉及配用电和通信技术领域,具体涉及一种多源广域配用电网络分层校时方法、装置、系统及芯片,本公开创新性地提出了多源融合节点的概念,该多源融合节点能够支持并融合来自多个不同授时源的时间信息,并依据融合后的授时时间对指定节点进行校时。在获取融合后的授时时间时,首先根据多个授时时间确定第一中间值集合。当存在多个第一中间值集合时,进一步根据授时源的可信度或授时时间之间的偏差值计算多个第二中间值,并通过预设规则选择最优的第二中间值作为校时基准。在完成指定节点的校时后,基于已校时的节点对其他节点进行分层校时。由此提高了多源广域配用电网络时间同步的精度和效率,确保了电力广域配用电业务时间精准性和同步性。

    芯片以及数据处理装置、方法

    公开(公告)号:CN114281243B

    公开(公告)日:2025-03-14

    申请号:CN202111363827.5

    申请日:2021-11-17

    Abstract: 本发明公开了一种芯片以及数据处理装置、方法,装置包括:用于存储应用数据的第一存储器,用于存储程序数据的第二存储器;与第一存储器连接的第一存储控制器,与第二存储器连接的第二存储控制器;DMA控制器,用于在接收到第一指令时,接收通信数据;CPU处理器,用于在接收到第二指令时,控制第一存储控制器启动应用数据擦写,并在启动应用数据擦写或者DMA控制器接收通信数据结束后,控制第二存储控制器读取第二存储器中的程序数据,以及在同时存在应用数据擦写和通信数据时,先利用读取到的程序数据处理通信数据,待通信数据处理完成后,等待应用数据擦写完成。该数据处理装置,可提升存储器擦写寿命和数据处理效率。

    多源广域配用电网络分层校时方法、装置、系统及芯片

    公开(公告)号:CN119154986B

    公开(公告)日:2025-02-18

    申请号:CN202411620083.4

    申请日:2024-11-13

    Abstract: 本公开涉及配用电和通信技术领域,具体涉及一种多源广域配用电网络分层校时方法、装置、系统及芯片,本公开创新性地提出了多源融合节点的概念,该多源融合节点能够支持并融合来自多个不同授时源的时间信息,并依据融合后的授时时间对指定节点进行校时。在获取融合后的授时时间时,首先根据多个授时时间确定第一中间值集合。当存在多个第一中间值集合时,进一步根据授时源的可信度或授时时间之间的偏差值计算多个第二中间值,并通过预设规则选择最优的第二中间值作为校时基准。在完成指定节点的校时后,基于已校时的节点对其他节点进行分层校时。由此提高了多源广域配用电网络时间同步的精度和效率,确保了电力广域配用电业务时间精准性和同步性。

Patent Agency Ranking