用于全桥整流器中的比较器、全桥整流器及电子设备

    公开(公告)号:CN116111990A

    公开(公告)日:2023-05-12

    申请号:CN202211326699.1

    申请日:2022-10-27

    IPC分类号: H03K5/24 H02M7/219

    摘要: 本公开实施例公开了一种用于全桥整流器中的比较器、全桥整流器及电子设备。所述用于全桥整流器中的比较器,包括:偏置电流电路和共栅极比较电路;所述偏置电流电路用于向所述共栅极比较电路提供电流偏置;所述共栅极比较电路包括NMOS管MN1,所述NMOS管MN1与所述NMOS管的类型相同且尺寸不同;其中,所述NMOS管MN1的源极作为所述共栅极比较电路的一个输入端接地电平pvss,所述共栅极比较电路的另一个输入端接所述全桥整流器的输入电压Vinp。上述技术方案通过调节偏置电流电路的偏置电流即可确定比较器的反转电压,由于可以设置不受温度漂移、工艺误差等影响的恒定电流,因此确定的翻转点所对应的功率管电流也不随温度漂移和工艺误差等因素影响,具有较好的精度。

    用于全桥整流器中的比较器、全桥整流器及电子设备

    公开(公告)号:CN116111990B

    公开(公告)日:2024-10-18

    申请号:CN202211326699.1

    申请日:2022-10-27

    IPC分类号: H03K5/24 H02M7/219

    摘要: 本公开实施例公开了一种用于全桥整流器中的比较器、全桥整流器及电子设备。所述用于全桥整流器中的比较器,包括:偏置电流电路和共栅极比较电路;所述偏置电流电路用于向所述共栅极比较电路提供电流偏置;所述共栅极比较电路包括NMOS管MN1,所述NMOS管MN1与所述NMOS管的类型相同且尺寸不同;其中,所述NMOS管MN1的源极作为所述共栅极比较电路的一个输入端接地电平pvss,所述共栅极比较电路的另一个输入端接所述全桥整流器的输入电压Vinp。上述技术方案通过调节偏置电流电路的偏置电流即可确定比较器的反转电压,由于可以设置不受温度漂移、工艺误差等影响的恒定电流,因此确定的翻转点所对应的功率管电流也不随温度漂移和工艺误差等因素影响,具有较好的精度。

    总线低边驱动器及驱动芯片
    6.
    发明公开

    公开(公告)号:CN118890039A

    公开(公告)日:2024-11-01

    申请号:CN202411024701.9

    申请日:2024-07-29

    摘要: 本发明实施例提供一种总线低边驱动器及驱动芯片,属于芯片技术领域。所述总线低边驱动器包括:驱动桥,其基于若干晶体管构成,且检测跟随于总线共模电压的低边中点电压;以及比较电路,连接所述驱动桥,用于比较所述低边中点电压与地线信号的电压值,并在所述低边中点电压的电压值小于所述地线信号而产生低边反向过压时,触发所述驱动桥中的晶体管的通断配合以隔离所述低边中点电压和所述地线信号,其中所述地线信号的电压值为零。本发明实施例首先通过驱动桥检测跟随于总线共模电压的低边中点电压,再通过比较电路实现低边中点电压和电压值为零的地线信号的比较,进而确定产生低边反向过压,并将低边中点电压和地线信号隔离开,实现过压保护。

    芯片共模干扰测试电路及方法
    7.
    发明公开

    公开(公告)号:CN117647718A

    公开(公告)日:2024-03-05

    申请号:CN202311514634.4

    申请日:2023-11-14

    IPC分类号: G01R31/28

    摘要: 本发明涉及芯片测试领域,尤其涉及一种芯片共模干扰测试电路及方法。该电路包括:AC/DC转换电路、隔离高压电源模块电路、驱动电路以及串联MOSFET;其中,AC/DC转换电路的输出端分别与所述待测试芯片的电源端和隔离高压电源模块电路的输入端连接,AC/DC转换电路的输出端还与所述驱动电路连接,隔离高压电源模块电路的参考地和待测试芯片的第一参考地连接,隔离高压电源模块电路的输出与串联MOSFET的第一漏极连接,驱动电路的输出与反向串联MOSFET的栅极连接,所述驱动电路的参考地与反向串联MOSFET的源极连接,反向串联MOSFET的第二漏极与待测试芯片的第二参考地连接。本发明能够提高测试效率并且提高测试准确性以及可重复性。

    芯片保护电路、芯片、电子设备及芯片保护方法

    公开(公告)号:CN118336653A

    公开(公告)日:2024-07-12

    申请号:CN202410281016.8

    申请日:2024-03-12

    IPC分类号: H02H7/20 H02H7/10

    摘要: 本发明涉及半导体技术领域,尤其涉及一种芯片保护电路、芯片、电子设备及芯片保护方法。该电路包括:驱动器保护电路以及接收器保护电路;其中,所述驱动器保护电路与所述芯片的驱动器的第一使能端连接;所述接收器保护电路与所述芯片的接收器的第二使能端连接;所述驱动器保护电路,用于控制所述第一使能端的电平,以对所述驱动器进行保护;所述接收器保护电路,用于控制所述第二使能端的电平,以对所述接收器进行保护。本发明能够降低成本且提高电路响应速度。

    用于I2C总线的热插拔保护电路、接口芯片及热插拔系统

    公开(公告)号:CN117033280A

    公开(公告)日:2023-11-10

    申请号:CN202310760957.5

    申请日:2023-06-26

    IPC分类号: G06F13/40 G06F13/42

    摘要: 本发明实施例提供一种用于I2C总线的热插拔保护电路、接口芯片及热插拔系统,属于热插拔技术领域。该电路热插拔保护电路包括控制电路、上拉电路和切断电路,控制电路的两个输入端分别接入I2C总线和次板电源VDD,输出端连接上拉电路的第一输入端,切断电路的输入端连接VDD,输出端连接上拉电路的第二输入端,上拉电路的输出端接入I2C总线。所述控制电路被配置为在VDD先插入的情况下,在设定时间导通上拉电路,以通过上拉电路来拉高悬空的I2C总线。所述切断电路被配置为在I2C总线先插入的情况下,切断VDD与I2C总线之间的电流流入通路。本发明实施例解决了由于插入顺序和上电顺序导致的不良热插拔的缺陷,减少了软硬件负担。