-
公开(公告)号：CN117420879A
公开(公告)日：2024-01-19
申请号：CN202311329563.0
申请日：2023-10-13
Applicant: 北京无线电测量研究所
Abstract: 本发明实施例公开一种基于FMC+的高速采集子卡；包括模拟输入模块，用于输入模拟信号；信号调理电路，用于将输入模拟信号调理成符合ADC输入的标准信号；ADC采集模块，用于将所述标准信号转换成数字信号传输给载板；时钟模块：用于分别给ADC采集模块提供采样时钟，载板提供链路时钟。本发明采用低抖动时钟产生电路，配合信号调理电路以及低噪声电源技术，实现较高的SNR和SFDR性能以及同步性能，并且板卡采用FMC+架构设计，具有广泛的适用性。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
