-
公开(公告)号：CN118331898A
公开(公告)日：2024-07-12
申请号：CN202410520086.4
申请日：2016-09-21
Applicant: 北京忆芯科技有限公司
Abstract: 提供了生成NVM芯片接口命令的方法及NVM控制器。公开的生成NVM芯片接口命令的方法，包括：获取微指令；译码微指令，识别出微指令是命令发射微指令；其中，命令发射微指令包括第一CMD图样字段和第二CMD图样字段；第一CMD图样字段和第二CMD图样字段分别用于指示NVM芯片的多个管脚上施加的控制信号值；依据第一CMD图样字段指示的控制管脚的内容，在NVM芯片对应的控制管脚上产生控制信号，并持续指定时间；依据第二CMD图样字段指示的控制管脚的内容，在NVM芯片对应的控制管脚上产生控制信号，并持续指定时间；依据第一CMD图样字段指示的控制管脚的内容，在NVM芯片对应的控制管脚上产生控制信号，并持续指定时间。
-
公开(公告)号：CN113867616A
公开(公告)日：2021-12-31
申请号：CN202010615178.2
申请日：2020-06-30
Applicant: 北京忆芯科技有限公司
Inventor： 王晨阳
IPC: G06F3/06
Abstract: 本申请公开了智能读重做方法及其介质接口控制器。读命令处理方法，包括：接收介质接口命令；对根据介质接口命令要生成的读命令或读重做命令进行调整，将调整后的读命令或读重做命令提供给非易失性存储器芯片。本申请通过介质接口控制器的读命令调整单元调整要生成的读命令或读重做命令所使用的读阈值参数，得以实施复杂的搜索读阈值参数，为错误恢复过程提供更多的引导，并智能地选择或提示读重做中使用的读阈值参数，来缩短错误处理时间，降低存储设备的错误率，延长存储设备的使用寿命。
-
公开(公告)号：CN113867615A
公开(公告)日：2021-12-31
申请号：CN202010613034.3
申请日：2020-06-30
Applicant: 北京忆芯科技有限公司
IPC: G06F3/06
Abstract: 本申请提供了缓存智能分配方法及控制部件。控制部件包括介质接口控制器、缓存管理器和存储命令处理单元。介质接口控制器从存储命令处理单元获取第一读命令，并向NVM芯片发送第一存储介质读命令；响应于第一读命令，介质接口控制器向缓存管理器请求分配第一缓存，第一缓存用于容纳第一数据，第一数据为第一读命令要读取的数据；介质接口控制器将根据第一读命令从NVM芯片读出的数据存储在所分配的缓存。介质接口控制器还获取第一写命令；介质接口控制器从第一写命令所指示的缓存中获取第二数据，并向NVM芯片输出第二数据，第二数据为第一写命令指示待写入NVM芯片的数据；介质接口控制器向缓存管理器请求释放第一写命令所指示的缓存。
-
公开(公告)号：CN113380301A
公开(公告)日：2021-09-10
申请号：CN202010157673.3
申请日：2020-03-09
Applicant: 北京忆芯科技有限公司
Abstract: 公开了统一存储介质的编程方法及其装置。所提供的处理存储命令的方法，包括：根据IO命令生成一个或多个存储命令，其中IO命令访问逻辑地址，存储命令访问统一介质地址；根据访问统一介质地址的存储命令生成一个或多个访问物理地址的存储命令；根据指示了物理地址的存储命令生成操作存储介质的存储介质访问命令。
-
公开(公告)号：CN107526695B
公开(公告)日：2021-03-02
申请号：CN201610443715.3
申请日：2016-06-20
Applicant: 北京忆芯科技有限公司
Inventor： 王晨阳
Abstract: 提供了NVMe配置空间实现方法与装置。提供的访问NMVe控制器寄存器的方法，包括：识别访问PCIe设备的存储器空间的访问请求；根据所述访问请求的地址确定所述访问请求访问NVMe控制器寄存器，其中NVMe控制器寄存器包括第一类寄存器、门铃寄存器和/或设备商专用寄存器，其中第一类寄存器占据存储器寄存器空间的预定范围；若所述访问请求访问第一类寄存器，生成寄存器访问消息并将寄存器访问消息发送给CPU，其中所述寄存器访问消息包括控制器寄存器地址。
-
Patent Agency Ranking
公开(公告)号：CN117253520A
公开(公告)日：2023-12-19
申请号：CN202310079206.7
申请日：2023-01-18
Applicant: 北京忆芯科技有限公司
Abstract: 本申请提供了一种操作NVM芯片的方法及控制部件的接口电路，该方法包括基于第一时钟信号控制生成DQ信号，并将生成的DQ信号施加到控制部件用于耦合NVM芯片的DQ信号线；以及基于第一时钟信号控制生成DQS信号，并将生成的DQS信号施加到控制部件用于耦合NVM芯片的DQS信号线；基于第二时钟信号控制生成RE信号，并将生成的RE信号施加到控制部件用于耦合NVM芯片的RE信号线，其中，第二时钟信号的频率小于第一时钟信号的频率。
-
公开(公告)号：CN109117092A
公开(公告)日：2019-01-01
申请号：CN201810929604.2
申请日：2015-12-07
Applicant: 北京忆芯科技有限公司
Abstract: 本发明公开了NVMe协议处理器及其处理方法，所述方法包括：主机将NVMe命令写入NVMe协议处理器的共享存储器；所述NVMe协议处理器的CPU处理所述共享存储器中的NVMe命令；所述NVMe协议处理器依据处理完成的NVMe命令，填充完成队列(CQ)；所述主机从所述完成队列(CQ)中取出数据并处理，并告知所述NVMe协议处理器所述完成队列(CQ)的处理情况。本发明易于在NVMe协议升级或扩展时进行适应性修改，无需重新设计NVMe协议处理器的硬件电路，方便易用，适应性强。
-
公开(公告)号：CN107526695A
公开(公告)日：2017-12-29
申请号：CN201610443715.3
申请日：2016-06-20
Applicant: 北京忆芯科技有限公司
Inventor： 王晨阳
Abstract: 提供了NVMe配置空间实现方法与装置。提供的访问NMVe控制器寄存器的方法，包括：识别访问PCIe设备的存储器空间的访问请求；根据所述访问请求的地址确定所述访问请求访问NVMe控制器寄存器，其中NVMe控制器寄存器包括第一类寄存器、门铃寄存器和/或设备商专用寄存器，其中第一类寄存器占据存储器寄存器空间的预定范围；若所述访问请求访问第一类寄存器，生成寄存器访问消息并将寄存器访问消息发送给CPU，其中所述寄存器访问消息包括控制器寄存器地址。
-
公开(公告)号：CN112347012B
公开(公告)日：2024-07-23
申请号：CN202011396008.6
申请日：2016-06-20
Applicant: 北京忆芯科技有限公司
Abstract: 提供了支持SR‑IOV的NVMe控制器及方法。其中NVMe控制器包括：系统总线访问部件、控制器寄存器访问部件、CPU以及物理存储器；系统总线访问部件耦合于外部总线并响应于来自系统总线的存储器空间访问请求生成控制器寄存器访问请求，所述控制器寄存器访问请求包括第一存储器地址、访问类型以及PF或VF的标识符；所述控制器寄存器访问部件响应于收到控制器寄存器访问请求，对于访问提交队列门铃寄存器的访问请求，将所述访问提交队列门铃寄存器的访问请求的地址转换为物理存储器地址；所述控制器寄存器访问部件响应于收到控制器寄存器访问请求，对于访问完成队列门铃寄存器的访问请求，将所述访问完成队列门铃寄存器的访问请求的地址转换为存储器地址。
-
公开(公告)号：CN107783917B
公开(公告)日：2024-05-17
申请号：CN201610836531.3
申请日：2016-09-21
Applicant: 北京忆芯科技有限公司
IPC: G06F13/16
Abstract: 提供了生成NVM芯片接口命令的方法与装置。公开的生成NVM芯片接口命令的方法，包括：获取微指令；译码微指令，识别出所述微指令是命令发射微指令；依据所述命令射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；依据所述命令发射微指令的第二CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间；以及依据所述命令发射微指令的第一CMD图样字段，在NVM芯片的控制管脚上产生控制信号，并持续指定时间。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.042 seconds)
