-
公开(公告)号：CN118051268A
公开(公告)日：2024-05-17
申请号：CN202410268959.7
申请日：2017-09-27
Applicant: 北京忆芯科技有限公司
Inventor： 王祎磊
IPC: G06F9/4401
Abstract: 公开了电子设备及其启动方法。电子设备不包括NOR闪存或EEPROM存储器。所公开的电子设备的启动方法，包括：响应于电子设备上电启动，向NAND闪存发出第一命令，通过第一命令使NAND闪存进入NV‑DDR2模式或者Toggle DDR模式；其中电子设备上电后，访问NAND闪存前，不访问其他任何存储芯片；根据NV‑DDR2模式的要求生成读命令，使用读命令从NAND闪存的物理块0读取指定长度的数据；对所读取的指定长度的数据进行错误校正译码，以得到构成引导加载器的部分的数据，其中指定长度的数据所采用的错误校正编码的码率为0.5‑0.8；运行引导加载器配置电子设备，并从NAND闪存加载电子设备的固件。
-
公开(公告)号：CN113835898B
公开(公告)日：2024-03-01
申请号：CN202111153405.5
申请日：2017-11-29
Applicant: 北京忆芯科技有限公司
IPC: G06F9/50 , G06F16/958
Abstract: 本申请公开了存储器分配器。本申请的存储器分配器用于管理N个缓存单元的分配与释放，存储器分配器包括标记寄存器、索引寄存器、读指针寄存器和写指针寄存器；标记寄存器与索引寄存器各自包括与被管理的缓存单元数目相等的N个存储单元；索引寄存器的每个存储单元存储缓存单元之一的索引或地址，标记寄存器的每个存储单元存储缓存单元之一的状态，其中，状态包括“已分配”状态和“未分配”状态；以读指针指示响应于缓存单元分配请求所对应的索引寄存器的存储单元，以写指针指示响应于缓存单元释放请求所对应的索引寄存器的存储单元，其中，读指针所指示的索引寄存器的存储单元是根据标记寄存器中所存储的对应缓存单元的状态确定的。
-
公开(公告)号：CN117253520A
公开(公告)日：2023-12-19
申请号：CN202310079206.7
申请日：2023-01-18
Applicant: 北京忆芯科技有限公司
Abstract: 本申请提供了一种操作NVM芯片的方法及控制部件的接口电路，该方法包括基于第一时钟信号控制生成DQ信号，并将生成的DQ信号施加到控制部件用于耦合NVM芯片的DQ信号线；以及基于第一时钟信号控制生成DQS信号，并将生成的DQS信号施加到控制部件用于耦合NVM芯片的DQS信号线；基于第二时钟信号控制生成RE信号，并将生成的RE信号施加到控制部件用于耦合NVM芯片的RE信号线，其中，第二时钟信号的频率小于第一时钟信号的频率。
-
公开(公告)号：CN107870779B
公开(公告)日：2023-12-12
申请号：CN201610861793.5
申请日：2016-09-28
Applicant: 北京忆芯科技有限公司
Inventor： 王祎磊
IPC: G06F9/30
Abstract: 本发明公开了一种调度方法与装置。所公开的调度方法包括：从寄存器组的高优先级组中选择具有第一值的第一寄存器；其中第一寄存器对应第一待处理事件；调度同第一寄存器对应的第一线程对第一待处理事件进行处理。所述调度装置包括：命令队列、微指令存储器、微指令执行单元、寄存器组、调度器与NVM介质接口；其中寄存器组用于指示待处理的事件与待处理事件的优先级；调度器用于依据寄存器组中的寄存器，对线程进行调度；微指令执行单元接收调度器的指示，执行被调度的线程。
-
公开(公告)号：CN109002408B
公开(公告)日：2022-09-09
申请号：CN201810788007.2
申请日：2018-07-18
Applicant: 北京忆芯科技有限公司
IPC: G06F13/16
CPC classification number: G06F13/1657
Abstract: 本申请属于存储总线技术领域，具体的，涉及对多个主设备访问总线的访问请求的仲裁。本申请具体提供一种总线仲裁方法和系统，包括：一个或多个总线主设备、总线仲裁器和一个或多个总线从设备；总线主设备告知总线仲裁器可以进行总线控制权切换；响应于总线主设备的可以进行总线控制权切换指示，总线仲裁器选择切换或保持具有总线控制权的主设备。采用本发明提供的技术方案优化总线仲裁方式，进一步提高资源利用率。
-
Patent Agency Ranking
公开(公告)号：CN106910520B
公开(公告)日：2021-05-28
申请号：CN201610048582.X
申请日：2016-01-25
Applicant: 北京忆芯科技有限公司
Abstract: 本发明公开了一种存储装置的写入方法、存储装置、存储控制器和存储系统，涉及数据存储领域。为解决现有技术影响存储装置的使用寿命的问题而发明。本发明实施例公开的技术方案包括：第一操作(S10)：通过预设第一编程电压编程存储装置的基本读写单元内的所选择的存储单元；第二操作(S20)：根据预设第一校验电压读出所述基本读写单元内的每个存储单元，得到第一读出结果；第三操作(S30)：基于所述第一读出结果确定所述基本读写单元内的具有正确的目标状态的存储单元的第一数量；第四操作(S40)：如果具有正确的目标状态的存储单元的第一数量大于预设第一阈值，结束写操作。
-
公开(公告)号：CN111158936A
公开(公告)日：2020-05-15
申请号：CN201911415907.3
申请日：2017-06-15
Applicant: 北京忆芯科技有限公司
IPC: G06F9/54
Abstract: 本申请公开了队列交换信息的方法及系统。公开的通过队列交换信息的方法包括：第一生产者将第一消息写入队列；第一消费者从队列获取第一消息；第一消费者将第一消息的处理结果写入队列内的第一消息；其中，第一消息的处理结果形成第二消息；第二消费者从队列获取第二消息。本申请的存储器中的单一队列，既用于第一生产者向第一消费者提交第一信息，也用于第一消费者向第二消费者提交第二信息，从而降低了对存储器的存储空间的需求。
-
公开(公告)号：CN109144906A
公开(公告)日：2019-01-04
申请号：CN201710451238.X
申请日：2017-06-15
Applicant: 北京忆芯科技有限公司
Abstract: 本申请公开了电子设备及其DMA命令处理方法。公开的电子设备包括直接存储器访问加速器，直接存储器访问加速器将中央处理器提供的数据包转换为直接存储器访问命令并写入存储器；以及获取存储器中的直接存储器访问命令的执行结果；直接存储器访问模块依据从存储器获取的直接存储器访问命令发起直接存储器访问传输，并将直接存储器访问命令的执行结果写入存储器；电子设备通过物理层模块同电子设备的外部设备通信。本申请的DMA加速器替代CPU与存储器进行交互，大大减轻了CPU的负载，加快了DMA命令的处理速度。
-
公开(公告)号：CN109144742A
公开(公告)日：2019-01-04
申请号：CN201710451236.0
申请日：2017-06-15
Applicant: 北京忆芯科技有限公司
Abstract: 本申请公开了通过队列交换信息的方法和处理队列的系统。公开的通过队列交换信息的方法包括：第一生产者将第一消息写入队列；第一消费者从队列获取第一消息；第一消费者将第一消息的处理结果写入队列内的第一消息；其中，第一消息的处理结果形成第二消息；第二消费者从队列获取第二消息。本申请的存储器中的单一队列，既用于第一生产者向第一消费者提交第一信息，也用于第一消费者向第二消费者提交第二信息，从而降低了对存储器的存储空间的需求。
-
公开(公告)号：CN109117092A
公开(公告)日：2019-01-01
申请号：CN201810929604.2
申请日：2015-12-07
Applicant: 北京忆芯科技有限公司
Abstract: 本发明公开了NVMe协议处理器及其处理方法，所述方法包括：主机将NVMe命令写入NVMe协议处理器的共享存储器；所述NVMe协议处理器的CPU处理所述共享存储器中的NVMe命令；所述NVMe协议处理器依据处理完成的NVMe命令，填充完成队列(CQ)；所述主机从所述完成队列(CQ)中取出数据并处理，并告知所述NVMe协议处理器所述完成队列(CQ)的处理情况。本发明易于在NVMe协议升级或扩展时进行适应性修改，无需重新设计NVMe协议处理器的硬件电路，方便易用，适应性强。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.045 seconds)
