-
公开(公告)号：CN118631373A
公开(公告)日：2024-09-10
申请号：CN202410540525.8
申请日：2024-04-30
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 一种发送广播码的广播接口，包括预分频模块、广播码间隔模块、广播码寄存器、发送模块和广播码控制模块；预分频模块连接广播码间隔模块，用于将外部输入的系统时钟进行分频，产生广播码间隔模块所需的基准时钟；广播码间隔模块，用于独立设置或者一次性设置相邻两个广播码之间的间隔时长，间隔时长的基准时钟来源于预分频模块产生的时钟；广播码寄存器用于生成当前需要发送的广播码；发送模块作为广播码发送的开关，用于将广播码寄存器的数值发送出去或者禁止发送，设置广播码发送的模式为自动模式或者人工模式，在自动模式下控制启动或者停止发送广播码；广播码控制模块用于配置分频值的大小；所述广播码控制模块用于控制广播码间隔模块内间隔时长寄存器的读写操作；广播码控制模块用于控制广播码寄存器的读写操作；广播码控制模块用于控制广播码发送的模式。
-
公开(公告)号：CN112597086B
公开(公告)日：2023-12-19
申请号：CN202011529479.X
申请日：2020-12-22
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种基于AXI总线的RapidIO接口转换方法，RapidIO是一种高性能、低能耗的基于包交换的交叉开关互联技术，以其高速率、低延迟和高可靠性在片上系统中得到广泛集成与应用。SOC中集成RapidIO IP离不开片上总线网络的支持，AXI与Avalon是片上总线中最为常用的两种类型。本发明为实现对仅支持Avalon接口的RapidIO IP实现跨平台应用，设计了Avalon总线与AXI总线间的转接桥，该转接桥全面支持了RapidIO的地址映射与字节对齐方式，使RapidIO数据包与AXI读写请求可以进行相互自由转换，增加了该型RapidIO IP跨总线网络使用的能力。
-
公开(公告)号：CN110995604A
公开(公告)日：2020-04-10
申请号：CN201911193639.5
申请日：2019-11-28
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L12/775
Abstract: 本发明公开了一种扩展SpaceWire端口的SpaceWire路由器级联结构，包括SpaceWire路由器A和SpaceWire路由器B。SpaceWire路由器A和SpaceWire路由器B都包含SpaceWire端口和外部并行端口，外部并行端口包括发送FIFO和接收FIFO，SpaceWire路由器A的接收FIFO连接SpaceWire路由器B的发送FIFO，SpaceWire路由器A的发送FIFO连接SpaceWire路由器B的接收FIFO，通过这种级联方式，节省了额外硬件资源，扩展了SpaceWire路由器的SpaceWire端口，提升了SpaceWire网络的传输效率。
-
公开(公告)号：CN117793062A
公开(公告)日：2024-03-29
申请号：CN202311511317.7
申请日：2023-11-14
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
Abstract: 本发明属于集成电路设计技术领域，具体涉及一种适用于可扩展系统的高可靠Chiplet互连网络架构，旨在解决Chiplet传统的互连技术面临着信号延迟、可扩展性和故障容错的问题。本系统包括：互连一致性存储结构、片上互连网络、层次化外设空间及多个高速互连接口；高速互连接口，包括协议层、数据链路层和物理层；互连一致性存储结构包括多个分布式Cache；各分布式Cache与对应的高速互联接口连接；片上互连网络包括多个具有数据传输层级关系的路由器节点；层次化外设空间，包括高速存储空间、高速外设空间、低速外设空间。本发明解决了Chiplet传统互联技术存在的问题，提升了可扩展系统的性能。
-
公开(公告)号：CN111190774B
公开(公告)日：2023-04-14
申请号：CN201911371031.7
申请日：2019-12-26
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F11/16
Abstract: 一种多核处理器可配置双模冗余结构，包括：微处理器、第一接口单元、第一路由单元、第二接口单元、第二路由单元、片上共享存储单元；双模冗余模式的两个处理器通过输入数据自动复制、输出数据自动比较发现错误，通过寄存器文件中数据自动比较、寄存器文件中数据自动恢复结构消除错误。本发明实现多核处理器中任意两个处理器都可配置为双模冗余模式。
-
Patent Agency Ranking
公开(公告)号：CN109656851B
公开(公告)日：2020-10-16
申请号：CN201811347595.2
申请日：2018-11-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明公开了一种时间确定的多路高速总线通道及共享接口，包括多个高速总线通道模块、通道控制模块、仲裁模块、主状态机模块和共享接口。各个高速总线通道均通过唯一的共享接口与外部交互，仲裁模块依据公平仲裁算法和时间片定时策略选择高速总线通道，实现多通道、多类型总线与共享接口之间的数据传输。本发明避免了每个通道对应一个接口的数据传输冲突问题，实现了多通道数据的高效传输，提高了高速总线通道的利用率，降低了系统应用的复杂度。同时采取公平仲裁机制和时间片定时策略，提高了数据传输效率和时间确定性。
-
公开(公告)号：CN106789620A
公开(公告)日：2017-05-31
申请号：CN201611073258.X
申请日：2016-11-29
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L12/703 , H04L12/707 , H04L12/717 , H04L12/721 , H04L29/08
Abstract: 本发明公开了一种SpaceWire通信网路故障恢复方法和系统，其中，所述方法包括：当监测到SpaceWire通信网路中的某一通信节点主通信链路发生故障时，激活所述某一通信节点的备用通信链路；其中，所述某一通信节点与两个或两个以上的路由器冗余连接；根据所述某一通信节点的备用通信链路的链路信息，对SpaceWire通信网路进行动态优化重构，得到重构路由表；将所述重构路由表配置到路由器中，对SpaceWire通信网络进行故障恢复。通过本发明解决了SpaceWire网络在空间辐射下链路断开错误的故障恢复问题。
-
公开(公告)号：CN118353858A
公开(公告)日：2024-07-16
申请号：CN202410387774.8
申请日：2024-04-01
Applicant: 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC: H04L49/201 , H04L61/5069
Abstract: 本发明公开了一种基于SpaceWire的高可靠多播系统，包括路由表、多播寄存器组、重发数据包备份模块、SpaceWire数据接收错误寄存器组、自动重传选择模块、接收数据包SpaceWire接口、发送数据包SpaceWire接口。其中，路由表包含一组自适应寄存器，每个寄存器可以请求位确定逻辑地址仲裁的发送数据包SpaceWire接口；多播寄存器组起到配置SpaceWire端口2～n多播的作用；SpaceWire数据接收错误寄存器组起到目的端口发生错误时，重新配置相应错误SpaceWire端口2～n多播的作用；自动重传选择模块和重发数据包备份模块协同运行，自动选择模块触发时重发数据包备份模块相应进行；接收数据包SpaceWire接口包含1个端口、发送数据包SpaceWire接口包含2～n(n
-
公开(公告)号：CN108234337B
公开(公告)日：2021-01-08
申请号：CN201711278265.8
申请日：2017-12-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L12/775 , G06F13/38
Abstract: 本发明公开了一种支持主机接口的SpaceWire总线路由器，包括SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；路由交换控制模块用于数据在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由控制；配置端口模块解析RMAP命令包；寄存器组用于路由器配置以及状态监测；主机接口模块用于与外部处理器连接，支持外部处理器对SpaceWire总线路由器的读写操作。本发明降低了系统的复杂度，扩展了访问方式，提升了数据传输可靠性。
-
公开(公告)号：CN108234337A
公开(公告)日：2018-06-29
申请号：CN201711278265.8
申请日：2017-12-06
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H04L12/775 , G06F13/38
Abstract: 本发明公开了一种支持主机接口的SpaceWire总线路由器，包括SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上；路由交换控制模块用于数据在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由控制；配置端口模块解析RMAP命令包；寄存器组用于路由器配置以及状态监测；主机接口模块用于与外部处理器连接，支持外部处理器对SpaceWire总线路由器的读写操作。本发明降低了系统的复杂度，扩展了访问方式，提升了数据传输可靠性。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.029 seconds)
