-
公开(公告)号：CN118966113A
公开(公告)日：2024-11-15
申请号：CN202411441668.X
申请日：2024-10-15
申请人： 北京开源芯片研究院
IPC分类号： G06F30/343 , G06F30/327
摘要： 本发明实施例提供一种同步控制方法、装置、电子设备及可读存储介质，该方法包括：控制待测设计执行所述测试程序，并确定所述待测设计的执行指令数；在所述待测设计满足指令提交事件的第一触发条件的情况下，根据所述待测设计的执行指令数驱动所述参考模型执行相同数目的指令；在所述待测设计满足同步事件的第二触发条件的情况下，中断所述待测设计的运行，获取所述待测设计的第一状态信息；根据所述第一状态信息对所述参考模型的第二状态信息进行更新，以对所述待测设计与所述参考模型进行状态同步。本发明实施例通过指令提交事件和同步事件的划分，将待测设计与参考模型的驱动逻辑进行了解耦，提升了验证系统的运行速度。
-
公开(公告)号：CN117113907A
公开(公告)日：2023-11-24
申请号：CN202311344674.9
申请日：2023-10-17
申请人： 北京开源芯片研究院
IPC分类号： G06F30/367 , G06F30/373
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN118966099A
公开(公告)日：2024-11-15
申请号：CN202411441664.1
申请日：2024-10-15
申请人： 北京开源芯片研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：控制待测设计执行测试程序，并收集所述待测设计的第一执行信息；在满足预设事件的触发条件的情况下，根据所述待测设计的第一执行信息生成数据包；所述数据包中包括所述待测设计的执行指令数；将所述数据包发送至所述软件端；对更新后的数据包进行解析，确定所述参考模型的第二执行信息；将所述第一执行信息与所述第二执行信息进行比较；在所述第一执行信息和所述第二执行信息不匹配的情况下，确定所述待测设计运行出错。本发明实施例增加了验证的可见度，便于快速定位待测设计的错误位置，有利于对待测设计及时进行细粒度调试和检查。
-
公开(公告)号：CN118964275A
公开(公告)日：2024-11-15
申请号：CN202411441833.1
申请日：2024-10-15
申请人： 北京开源芯片研究院
IPC分类号： G06F15/167 , G06F13/10 , G06F13/42
摘要： 本发明实施例提供一种数据传输方法、装置、电子设备及可读存储介质，该方法包括：收数据程序接收来自所述硬件端的第一数据，在数据处理程序空闲的情况下将所述第一数据写入共享内存；数据处理程序从所述共享内存中获取所述第一数据，并基于所述第一数据执行数据处理任务，得到第一结果数据，在所述发数据程序空闲的情况下将所述第一结果数据写入所述共享内存；发数据程序从所述共享内存中获取所述第一结果数据，将所述第一结果数据发送至所述硬件端。本发明实施例实现了软件端与硬件端之间的数据交互，提升了数据传输效率，有利于降低软件端和硬件端之间的传输时延，提升软硬件系统整体的性能。
-
公开(公告)号：CN117094269B
公开(公告)日：2024-02-02
申请号：CN202311345104.1
申请日：2023-10-17
申请人： 北京开源芯片研究院
IPC分类号： G06F30/367 , G06F30/373
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：利用仿真软件对待测设计进行调试；所述待测设计烧录在可编程逻辑芯片中；在满足预设条件的情况下，停止仿真软件的运行，并读取所述仿真软件的第一状态信息；根据所述第一状态信息修改所述待测设计对应的比特流文件；根据所述比特流文件将所述状态信息写回至所述可编程逻辑芯片中；重新运行所述待测设计，以继续对所述待测设计进行验证。本发明实施例利用FPGA加速提升了验证效率，并在验证过程中，利用仿真软件对待测设计进行调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117094269A
公开(公告)日：2023-11-21
申请号：CN202311345104.1
申请日：2023-10-17
申请人： 北京开源芯片研究院
IPC分类号： G06F30/367 , G06F30/373
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：利用仿真软件对待测设计进行调试；所述待测设计烧录在可编程逻辑芯片中；在满足预设条件的情况下，停止仿真软件的运行，并读取所述仿真软件的第一状态信息；根据所述第一状态信息修改所述待测设计对应的比特流文件；根据所述比特流文件将所述状态信息写回至所述可编程逻辑芯片中；重新运行所述待测设计，以继续对所述待测设计进行验证。本发明实施例利用FPGA加速提升了验证效率，并在验证过程中，利用仿真软件对待测设计进行调试，保证了仿真的自由度和调试效率。
-
公开(公告)号：CN118966105A
公开(公告)日：2024-11-15
申请号：CN202411441412.9
申请日：2024-10-15
申请人： 北京开源芯片研究院
IPC分类号： G06F30/3308 , G06F11/26
摘要： 本发明实施例提供一种调试方法、装置、电子设备及可读存储介质，该方法包括：在模拟器运行过程中按照预设规则对所述模拟器的运行状态进行快照保存；在所述模拟器运行出错的情况下，将与所述模拟器的错误现场相匹配的历史快照保存至存储模块；从所述存储模块中获取所述历史快照，并将所述历史快照加载至所述模拟器中，以对所述模拟器进行调试与修复。本发明实施例可以在模拟器运行出错的情况下，将与模拟器的错误现场相匹配的历史快照存储至存储模块中进行持久化保存，后续在对模拟器进行调试时，可以直接从存储模块中获取历史快照，并将历史快照加载到模拟器中，以便模拟器快速的运行到错误现场，有利于提升模拟器的调试效率。
-
公开(公告)号：CN117113908B
公开(公告)日：2024-02-02
申请号：CN202311345112.6
申请日：2023-10-17
申请人： 北京开源芯片研究院
IPC分类号： G06F30/367 , G06F30/373
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将软件设计下载到可编程逻辑芯片的处理系统中，将所述软件设计对应的硬件设计烧录到所述可编程逻辑芯片的可编程逻辑区域中；在所述可编程逻辑芯片中同步运行所述硬件设计和所述软件设计，并监测所述硬件设计的第一运行数据和所述软件设计的第二运行数据；在所述第一运行数据和所述第二运行数据不匹配的情况下，对所述可编程逻辑芯片进行硬件快照，以保存所述可编程逻辑芯片的状态信息；将所述状态信息导入到仿真软件中进行仿真，以对所述硬件设计进行调试。本发明实施例提升了验证效率，并且保证了仿真的自由度和调试效率。
-
公开(公告)号：CN117093353B
公开(公告)日：2024-02-02
申请号：CN202311340376.2
申请日：2023-10-17
申请人： 北京开源芯片研究院
摘要： 本发明实施例提供一种中断控制方法、装置、电子设备及可读存储介质，应用于计算机技术领域，该方法包括：获取待测设计对基准测试程序的第一执行结果和软件模拟器对所述基准测试程序的第二执行结果；在满足中断条件的情况下，中断所述待测设计的运行；其中，所述中断条件包括以下至少一项：所述第一执行结果与所述第二执行结果不匹配；所述待测设计对应的硬件缓冲区已满；所述硬件缓冲区用于记录所述待测设计的运行数据；所述软件模拟器对应的软件缓冲区为空；所述软件缓冲区用于记录所述软件模拟器的运行数据。本发明实施例在硬件验证中可以对待测设计和软件模拟器的执行结果自动进行比较和检查，并自动触发中断，具备更好的调试能力。
-
公开(公告)号：CN117113907B
公开(公告)日：2023-12-22
申请号：CN202311344674.9
申请日：2023-10-17
申请人： 北京开源芯片研究院
IPC分类号： G06F30/367 , G06F30/373
摘要： 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，涉及计算机技术领域，该方法包括：将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，将软件模拟器下载到所述可编程逻辑芯片的处理系统中；通过所述待测设计和所述软件模拟器分别执行基准测试程序；在满足快照条件的情况下，通过硬件快照对所述可编程逻辑芯片的状态信息进行保存；将所述状态信息导入仿真软件中进行仿真，以对所述待测设计进行调试。本发明实施例利用FPGA加速提升了验证效率，并利用仿真软件对待测设计进行更细粒度的调试，保证了仿真的自由度和调试效率。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.025 秒)
