公开(公告)号：CN112420814A

公开(公告)日：2021-02-26

申请号：CN202011307827.9

申请日：2020-11-19

Applicant: 北京工业大学 ,  深圳吉华微特电子有限公司

Inventor： 王立昊 ,  吴郁 ,  宋吉昌 ,  邓中翰 ,  曹洁

IPC: H01L29/06 ,  H01L29/861 ,  H01L27/06

Abstract: 本发明公开一种高压功率快恢复二极管结构，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N+掺杂缓冲层；其中，所述有源区内的N+掺杂缓冲层内设有第一背面浮置P+层；所述终端区内的N+掺杂缓冲层内设有第二背面浮置P+层；所述横向电阻区内的N+掺杂缓冲层内设有内N+掺杂层。本发明的高压功率快恢复二极管结构通过在有源区和终端区的阴极侧设置背面浮置P+层，并在有源区和终端区间设置横向电阻区，减少正向导通时主结边缘载流子的积累量，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力，有效避免了高压二极管被烧毁的情况。

公开(公告)号：CN111293172A

公开(公告)日：2020-06-16

申请号：CN202010102670.X

申请日：2020-02-19

Applicant: 北京工业大学

Inventor： 吴郁 ,  李龙飞 ,  王立昊 ,  孙婉茹

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种逆阻IGBT的终端结构属于半导体领域，目前存在的终端面积过大，成本过高的现状，并且影响芯片的散热。针对这种情况提出了一种能够减小终端面积且不影响它耐压能力的终端结构。其特征在于：n环数量为一个；n环的两侧各有30—45个p环，且p环的峰值浓度大于1e18；两个p环之间引入了垂直于p环的n型和p型条形区，且构成的pn结垂直于p环；芯片的最外侧引入p型隔离区。垂直于p环的n型和p型条形区的峰值浓度小于1e16,且n型或p型条形区的宽度在2μm-3μm。通过本项终端结构技术芯片的面积可以减少40％左右。

公开(公告)号：CN114220794B

公开(公告)日：2022-08-26

申请号：CN202111334987.7

申请日：2021-11-11

Applicant: 北京工业大学 ,  北京微电子技术研究所

Inventor： 王立昊 ,  贾云鹏 ,  赵元富 ,  王亮 ,  李同德

IPC: H01L23/552 ,  H01L29/778

Abstract: 本发明提供一种抗单粒子辐射加固的增强型GaN功率器件，包括一个衬底(212)；一个成核层(211)；一个缓冲层(210)；一个沟道层(209)；一个第一势垒层(208)；一个钝化层(202)；一个源极(201)；一个漏极(207)；一个栅极(203)；还包括：一个与钝化层和第一势垒层相连接的第二势垒层，和一个与第二势垒层和漏极相连接的第二P型GaN层；或者一个与源极、沟道层和缓冲层相连接的隔离埋层(213)，和一个与源极、隔离埋层和缓冲层相连接的第一P型GaN层(214)。

公开(公告)号：CN114220794A

公开(公告)日：2022-03-22

申请号：CN202111334987.7

申请日：2021-11-11

Applicant: 北京工业大学 ,  北京微电子技术研究所

Inventor： 王立昊 ,  贾云鹏 ,  赵元富 ,  王亮 ,  李同德

IPC: H01L23/552 ,  H01L29/778

Abstract: 本发明提供一种抗单粒子辐射加固的增强型GaN功率器件，包括一个衬底(212)；一个成核层(211)；一个缓冲层(210)；一个沟道层(209)；一个第一势垒层(208)；一个钝化层(202)；一个源极(201)；一个漏极(207)；一个栅极(203)；还包括：一个与钝化层和第一势垒层相连接的第二势垒层，和一个与第二势垒层和漏极相连接的第二P型GaN层；或者一个与源极、沟道层和缓冲层相连接的隔离埋层(213)，和一个与源极、隔离埋层和缓冲层相连接的第一P型GaN层(214)。

公开(公告)号：CN113964204A

公开(公告)日：2022-01-21

申请号：CN202111039542.6

申请日：2021-09-06

Applicant: 北京工业大学 ,  全球能源互联网研究院有限公司 ,  国网山西省电力公司检修分公司

Inventor： 王立昊 ,  吴郁 ,  刘钺杨 ,  金锐 ,  孙国繁 ,  高晋文 ,  王克胜

IPC: H01L29/861 ,  H01L29/06

Abstract: 本发明提供一种二极管，包括N型衬底、阳极结构和阴极结构，阳极结构位于N型衬底的正面，阴极结构位于N型衬底的背面。阴极结构包括至少一个第一P+掺杂层以及位于每个第一P+掺杂层内部的第一N+掺杂层，通过第一N+掺杂层可以大大减小二极管的通态压降，而且能够减少静态击穿电压降低的幅度，提高二极管的可靠性。本发明在N型缓冲层内部的横向电阻区设置了第三N+掺杂层，有效抑制了二极管导通时有源区边缘载流子的积累量，即抑制了关断初期二极管内侧边缘的电流集中，分散了关断末期的电流丝，显著提高了二极管过流关断的坚固性，提高了二极管抑制高动态雪崩的能力，有效避免了反向恢复末期第一P+掺杂层与有源区边缘直接形成贯通电流丝而烧毁。

公开(公告)号：CN111293172B

公开(公告)日：2023-10-10

申请号：CN202010102670.X

申请日：2020-02-19

Applicant: 北京工业大学

Inventor： 吴郁 ,  李龙飞 ,  王立昊 ,  孙婉茹

IPC: H01L29/739 ,  H01L29/06

Abstract: 一种逆阻IGBT的终端结构属于半导体领域，目前存在的终端面积过大，成本过高的现状，并且影响芯片的散热。针对这种情况提出了一种能够减小终端面积且不影响它耐压能力的终端结构。其特征在于：n环数量为一个；n环的两侧各有30—45个p环，且p环的峰值浓度大于1e18；两个p环之间引入了垂直于p环的n型和p型条形区，且构成的pn结垂直于p环；芯片的最外侧引入p型隔离区。垂直于p环的n型和p型条形区的峰值浓度小于1e16,且n型或p型条形区的宽度在2μm‑3μm。通过本项终端结构技术芯片的面积可以减少40％左右。

公开(公告)号：CN112420814B

公开(公告)日：2022-09-06

申请号：CN202011307827.9

申请日：2020-11-19

Applicant: 北京工业大学 ,  深圳吉华微特电子有限公司

Inventor： 王立昊 ,  吴郁 ,  宋吉昌 ,  邓中翰 ,  曹洁

IPC: H01L29/06 ,  H01L29/861 ,  H01L27/06

Abstract: 本发明公开一种高压功率快恢复二极管结构，包括横向设置的：有源区、终端区和横向电阻区，所述横向电阻区设于所述有源区和所述终端区之间，所述有源区、横向电阻区和终端区在阴极侧均设有N+掺杂缓冲层；其中，所述有源区内的N+掺杂缓冲层内设有第一背面浮置P+层；所述终端区内的N+掺杂缓冲层内设有第二背面浮置P+层；所述横向电阻区内的N+掺杂缓冲层内设有第一N+掺杂层。本发明的高压功率快恢复二极管结构通过在有源区和终端区的阴极侧设置背面浮置P+层，并在有源区和终端区间设置横向电阻区，减少正向导通时主结边缘载流子的积累量，有效抑制了阴极侧的强电场，显著提高了芯片的过流关断能力，有效避免了高压二极管被烧毁的情况。

公开(公告)号：CN113193042A

公开(公告)日：2021-07-30

申请号：CN202110469803.1

申请日：2021-04-28

Applicant: 北京工业大学 ,  深圳吉华微特电子有限公司

Inventor： 李新宇 ,  贾云鹏 ,  周新田 ,  贾国 ,  赵元富 ,  王大明 ,  方星宇 ,  王立昊 ,  胡冬青 ,  吴郁 ,  邓中翰

IPC: H01L29/423 ,  H01L29/78 ,  H01L27/06

Abstract: 本发明涉及MOS管结构技术领域，尤其涉及一种具有内嵌沟道二极管的分离栅MOS结构，包括沟道二极管多晶硅、MOSFET栅极多晶硅及对称设置的第一栅氧化层与第二栅氧化层，所述沟道二极管多晶硅设置在第一栅氧化层内，所述MOSFET栅极多晶硅设置在第二栅氧化层内，所述沟道二极管多晶硅朝向MOSFET栅极多晶硅所对应的第一栅氧化层的厚度D1小于MOSFET栅极多晶硅朝向沟道二极管多晶硅所对应的第二栅氧化层的厚度D2。本发明的具有内嵌沟道二极管的分离栅MOS结构具有较小的反向开启电压，优化了反向电流震荡的问题，有利于解决目前SGTMOS技术的反向恢复能力较弱的技术问题，同时提升了产品的效率性，相较于并联体外二极管的方式，也降低了电路的复杂程度及生产成本。