阵列基板及制作方法、显示面板

    公开(公告)号:CN114256159B

    公开(公告)日:2024-04-30

    申请号:CN202111576526.0

    申请日:2021-12-21

    Abstract: 一种阵列基板及制作方法、显示面板,该制作方法包括:在基底上形成扫描线和栅极,扫描线具有交叠部,交叠部的宽度小于或等于两倍的光刻胶缩进量,栅极的宽度大于两倍的光刻胶缩进量;在基底上形成第一绝缘层;在第一绝缘层上方形成有源层;在第一绝缘层上方涂布光刻胶层,以第一金属层掩模板,从基底远离光刻胶层一侧对光刻胶层进行光刻处理并形成光刻胶图案,栅极与光刻胶图案相对应,光刻胶图案与交叠部完全错开;在光刻胶层的上表面形成第二金属层,对第二金属层进行蚀刻以及去除光刻胶图案,第二金属层形成数据线、源极以及漏极,数据线在基底上的投影与交叠部在基底上的投影相重叠。本发明简化了制作工艺,减小制作成本以及提升制作效率。

    一种异质结结构、半导体器件结构及其制造方法

    公开(公告)号:CN114899224A

    公开(公告)日:2022-08-12

    申请号:CN202210411896.7

    申请日:2022-04-19

    Abstract: 一种异质结结构、半导体器件结构及其制造方法,其方法中通过在两种半导体有源层之间形成中间结构层材料,中间结构层材料一方面使得阻挡两种半导体有源层之间的金属元素的扩散,另一方面中间结构层材料的能带对于电子具有较低的势垒,使得电子在两种半导体有源层之间能够发生自由迁移或者大量隧穿,从而使得第一有源层和第二有源层之间能够形成较理想的异质结界面,获得更深的异质结势阱。形成更为理想的半导体异质结,使得真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。提升了现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能。

    阵列基板及制作方法、显示面板
    3.
    发明公开

    公开(公告)号:CN114402430A

    公开(公告)日:2022-04-26

    申请号:CN202180004925.1

    申请日:2021-12-17

    Abstract: 一种阵列基板及制作方法、显示面板,该制作方法包括:在基底上形成扫描线和栅极;在基底上形成覆盖扫描线和栅极的第一绝缘层;在第一绝缘层的上方形成金属氧化物半导体层;金属氧化物半导体层包括源极、漏极以及有源层;在金属氧化物半导体层的上表面涂布光敏材料层;以第一金属层为掩模板,从基底的背面对光敏材料层进行光刻并形成沟道保护层;对金属氧化物半导体层进行导体化处理,使源极和漏极被导体化;在第一绝缘层的上方形成数据线;在第一绝缘层的上方形成像素电极。沟道保护层采用光敏材料,在制作沟道保护层时不会对有源层的性能造成影响;从基底的背面对光敏材料层进行光刻,工艺简单,栅极与源/漏极基本没有重叠区域,寄生电容更小。

    阵列基板及制作方法、显示面板

    公开(公告)号:CN114256159A

    公开(公告)日:2022-03-29

    申请号:CN202111576526.0

    申请日:2021-12-21

    Abstract: 一种阵列基板及制作方法、显示面板,该制作方法包括:在基底上形成扫描线和栅极,扫描线具有交叠部,交叠部的宽度小于或等于两倍的光刻胶缩进量,栅极的宽度大于两倍的光刻胶缩进量;在基底上形成第一绝缘层;在第一绝缘层上方形成有源层;在第一绝缘层上方涂布光刻胶层,以第一金属层掩模板,从基底远离光刻胶层一侧对光刻胶层进行光刻处理并形成光刻胶图案,栅极与光刻胶图案相对应,光刻胶图案与交叠部完全错开;在光刻胶层的上表面形成第二金属层,对第二金属层进行蚀刻以及去除光刻胶图案,第二金属层形成数据线、源极以及漏极,数据线在基底上的投影与交叠部在基底上的投影相重叠。本发明简化了制作工艺,减小制作成本以及提升制作效率。

Patent Agency Ranking