-
公开(公告)号：CN113744679B
公开(公告)日：2024-02-09
申请号：CN202110863778.5
申请日：2021-07-29
Applicant: 北京大学深圳研究生院
Abstract: 本发明提供一种栅极驱动电路，其包括时钟信号线和N个级联的移位寄存器，第n级移位寄存器包括输出电路、置位电路和复位电路，输出电路包括第三晶体管和第四晶体管，置位电路的置位端口与另一移位寄存器的级传信号输出端相连，复位电路连接在第一控制节点和低电位端之间，其复位端口与第n+x级移位寄存器的驱动信号输出端相连。本发明还提供一种显示面板，其包括栅极驱动线、源极驱动线、像素电路阵列和上述栅极驱动电路。采用本发明的栅极驱动电路，输出电路独立地输出级传信号和栅极驱动信号，级传信号输出端上的负载相对于驱动信号输出端上的负载更小，栅极驱动电路在较宽的工作温度范围内都具有较高的响应速度以及较高的稳定性。
-
公开(公告)号：CN113436579B
公开(公告)日：2023-09-22
申请号：CN202110525598.6
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: G09G3/3225 , G09G3/3258 , G09G3/32 , H10K59/12 , H10K59/121
Abstract: 本申请涉及一种三维集成电路及其制造方法。本申请提供了一种有源阵列的显示器像素单元电路，包括寻址晶体管，其第一极配置为接收显示数据信号，其控制极配置为接收扫描信号，所述寻址晶体管为NMOS晶体管；驱动晶体管，其控制极耦合到所述寻址晶体管的第二极，其第二极配置为接收高电平，所述驱动晶体管为PMOS晶体管；发光元件，其耦合在所述驱动晶体管的第一极和低电平之间；以及存储电容，其耦合在所述驱动晶体管的控制极和第二极之间。
-
公开(公告)号：CN113744679A
公开(公告)日：2021-12-03
申请号：CN202110863778.5
申请日：2021-07-29
Applicant: 北京大学深圳研究生院
Abstract: 本发明提供一种栅极驱动电路，其包括时钟信号线和N个级联的移位寄存器，第n级移位寄存器包括输出电路、置位电路和复位电路，输出电路包括第三晶体管和第四晶体管，置位电路的置位端口与另一移位寄存器的级传信号输出端相连，复位电路连接在第一控制节点和低电位端之间，其复位端口与第n+x级移位寄存器的驱动信号输出端相连。本发明还提供一种显示面板，其包括栅极驱动线、源极驱动线、像素电路阵列和上述栅极驱动电路。采用本发明的栅极驱动电路，输出电路独立地输出级传信号和栅极驱动信号，级传信号输出端上的负载相对于驱动信号输出端上的负载更小，栅极驱动电路在较宽的工作温度范围内都具有较高的响应速度以及较高的稳定性。
-
公开(公告)号：CN113409717A
公开(公告)日：2021-09-17
申请号：CN202110520882.4
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
Abstract: 本申请提供了一种移位寄存器单元电路，包括置位晶体管，控制极配置为接收前一级输出信号，第二极耦合到低电平，置位晶体管为N型；复位晶体管，控制极配置为接收后一极输出信号，第二极耦合到低电平，复位晶体管为N型；第一CMOS反相器，输出端耦合到置位晶体管的第一极，输入端耦合到输出端和复位晶体管的第一极，第一控制极配置为接收高电平，第二控制极耦合到低电平；以及驱动晶体管，第一极耦合到输出端和所述复位晶体管的第一极，第二极配置为接收第一时钟信号，控制极耦合到第一CMOS反相器的输出端和置位晶体管第一极；第一时钟信号的有效电平与前一级输出信号的有效电平时段以及后一级输出信号的有效电平时段之间不交叠。
-
公开(公告)号：CN113437099B
公开(公告)日：2023-10-31
申请号：CN202110520740.8
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: H01L27/146 , H01L31/032 , H01L31/113 , H01L31/119 , H04N25/79 , H04N25/76 , H04N25/779 , H04N25/77 , H04N25/75 , H04N25/78
Abstract: 本申请提供了一种光电探测器像素电路，包括探测晶体管，配置为对入射光进行探测并产生相应的光生电信号；开关晶体管，配置为接收所述光生电信号或相关信号并对其进行电学处理；所述探测晶体管和所述开关晶体管均为双栅晶体管，并且二者的衬底、底栅电极层、底栅介质层、顶栅介质层以及源极或漏极所在的导电层彼此都相应的位于同一层，并且二者的有源层都包括具有光记忆功能的相同或不同的半导体材料；其中所述探测晶体管的顶栅电极采用透明导电材料，所述开关晶体管的顶栅电极至少包括非透明导电材料。本申请还公开了相应的光电探测器及其制造和应用方法。
-
Patent Agency Ranking
公开(公告)号：CN113421942B
公开(公告)日：2022-11-29
申请号：CN202110521681.6
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: H01L31/113 , H01L31/119 , H01L31/032 , H01L31/18 , G01J1/42
Abstract: 本申请提供了一种光电探测晶体管，包括逐层堆叠的衬底、底栅电极、底栅介质层、有源层、顶栅介质层、和顶栅电极；其中所述有源层包括具有光记忆功能的半导体材料，在所述有源层中包括沟道和源漏区域，并且所述光电探测晶体管的顶栅电极采用透明导电材料；其中所述源漏区域是通过对相应区域的所述有源层材料进行等离子体处理获得。本申请还公开了相应的制备光电探测晶体管和利用其感光的方法。
-
公开(公告)号：CN113436579A
公开(公告)日：2021-09-24
申请号：CN202110525598.6
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: G09G3/3225 , G09G3/3258 , G09G3/32 , H01L27/32
Abstract: 本申请涉及一种三维集成电路及其制造方法。本申请提供了一种有源阵列的显示器像素单元电路，包括寻址晶体管，其第一极配置为接收显示数据信号，其控制极配置为接收扫描信号，所述寻址晶体管为NMOS晶体管；驱动晶体管，其控制极耦合到所述寻址晶体管的第二极，其第二极配置为接收高电平，所述驱动晶体管为PMOS晶体管；发光元件，其耦合在所述驱动晶体管的第一极和低电平之间；以及存储电容，其耦合在所述驱动晶体管的控制极和第二极之间。
-
公开(公告)号：CN113421942A
公开(公告)日：2021-09-21
申请号：CN202110521681.6
申请日：2021-05-13
Applicant: 北京大学深圳研究生院
IPC: H01L31/113 , H01L31/119 , H01L31/032 , H01L31/18 , G01J1/42
Abstract: 本申请提供了一种光电探测晶体管，包括逐层堆叠的衬底、底栅电极、底栅介质层、有源层、顶栅介质层、和顶栅电极；其中所述有源层包括具有光记忆功能的半导体材料，在所述有源层中包括沟道和源漏电极，并且所述光电探测晶体管的顶栅电极采用透明导电材料；其中所述源漏电极是通过对相应区域的所述有源层材料进行等离子体处理获得。本申请还公开了相应的制备光电探测晶体管和利用其感光的方法。
-
-
公开(公告)号：CN118737025A
公开(公告)日：2024-10-01
申请号：CN202310359009.0
申请日：2023-03-29
Applicant: 北京大学深圳研究生院
IPC: G09G3/32
Abstract: 本申请涉及一种显示像素电路，包括显示发光元件；脉宽调制(PWM)模块，配置为接收第一扫描信号、复位信号、参考信号和显示信号，并输出PWM信号；恒流产生模块，配置为接收PWM信号，并在其控制下向显示发光元件提供驱动电流；其中脉宽调制模块包括存储单元，其输入端配置为先后接收复位信号、显示信号和参考信号；反相器单元，其输入端耦合到存储单元的输出端；阈值电压补偿单元，包括耦合在所述反相器单元的输出端和输入端之间的第一晶体管，第一晶体管的控制极配置为接收所述第一扫描信号，当第一扫描信号有效时，第一晶体管导通并配置为将反相器单元的输出端和输入端彼此耦合。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
