公开(公告)号：CN111564498A

公开(公告)日：2020-08-21

申请号：CN202010401204.1

申请日：2020-05-13

Applicant: 北京大学

Inventor： 黄芊芊 ,  李一庆 ,  杨勐譞 ,  王志轩 ,  叶乐 ,  蔡一茂 ,  黄如

IPC: H01L29/78 ,  H01L29/417 ,  H01L21/336 ,  H01L29/06

Abstract: 本发明公开了一种隧穿场效应晶体管的自对准栅漏负交叠区自对准制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该方法在隧穿晶体管栅两侧设计不对称侧墙的结构，其中栅靠近源端的一侧为薄侧墙，栅靠近漏端的一侧为厚侧墙。本发明合理利用了标准CMOS工艺中存在的薄侧墙与厚侧墙，将源端薄侧墙作为晶体管源区注入的硬掩模，而漏端厚侧墙作为晶体管漏区注入的硬掩模，没有引入特殊材料与特殊工艺，实现了对隧穿场效应晶体管(TFET)双极效应的抑制，同时优化了器件涨落特性。可以保证TFET能与标准CMOS器件混片集成，实现更为复杂多元的电路功能。