-
公开(公告)号：CN118915894A
公开(公告)日：2024-11-08
申请号：CN202410772184.7
申请日：2024-06-16
Applicant: 北京大学
IPC: G06F1/3206 , G06F1/3234 , G06N3/0464 , G06F15/78
Abstract: 本发明公开一种两级事件驱动唤醒电路及SoC芯片，其中，两级事件驱动唤醒电路包括：第一级事件检测部分，用于常开的事件活动检测；第二级事件检测部分，根据特定应用配置的特定活动检测对第一级检测结果进行事件检测；当第一级检测出活动事件时，唤醒第二级事件检测部分启动工作，以进一步对第一级检测结果进行事件检测，若检测出特定活动事件，则唤醒后级的事件处理部分。本发明能够有效降低误唤醒而进一步降低功耗。
-
公开(公告)号：CN115704800A
公开(公告)日：2023-02-17
申请号：CN202110932436.4
申请日：2021-08-13
Applicant: 北京大学
IPC: G01N27/327
Abstract: 本发明实施例提供的一种病毒检测器件及制备方法和病毒检测方法，能够在金属‑氧化物半导体场效应管芯片层中的顶层金属材料层中的栅极金属上，直接修饰用于进行病毒检测的核酸探针或病毒抗体或病毒抗原，与现有的电化学生物传感器相比，无需引入电化学活性识别物作为标记物，并且能和当前主流的MOSFET加工工艺相兼容，为实现大规模的商业化生产奠定了深厚的基础。
-
公开(公告)号：CN114897143A
公开(公告)日：2022-08-12
申请号：CN202210517753.4
申请日：2022-05-16
Applicant: 北京大学
Abstract: 本发明公开一种神经元单元电路、脉冲神经网络及智能物联网芯片，其中神经元单元电路包括：树突电路、含有膜电位电容的突触电路、胞体电路和时间规划模块，树突电路，根据输入脉冲信号或前一层神经元胞体电路的输出脉冲信号生成复位信号和与复位信号不交叠的计算信号；突触电路存储权重，并根据存储的权重和树突电路输出执行膜电位电容的电位积累操作，胞体电路，比较膜电位电容的膜电位与阈值电压，确定是否输出脉冲信号；时间规划模块，用于根据输入脉冲信号或前一层神经元单元输出的使能信号产生时序，以使阈值电压在胞体执行比较操作前存储至阈值电容，以及触发胞体执行比较操作。本发明实现了系统级、模块级到电路级的终极事件驱动电路。
-
公开(公告)号：CN104793672B
公开(公告)日：2016-11-23
申请号：CN201410020307.8
申请日：2014-01-16
Applicant: 北京大学
IPC: G05F1/56
Abstract: 本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。
-
公开(公告)号：CN104880706A
公开(公告)日：2015-09-02
申请号：CN201410218525.2
申请日：2014-05-22
Applicant: 北京大学
Abstract: 本发明涉及一种基于片上定向耦合器的调频连续波雷达，包括锁相环、压控振荡器、功率放大器、低噪声放大器、混频器、中频放大器、数字处理模块和天线，所述锁相环的输出端与所述压控振荡器的输入端相连，所述压控振荡器的输出端分别与所述功率放大器的输入端、所述混频器的输入端相连，所述低噪音放大器的输出端与所述混频器的输入端相连，所述混频器的输出端与所述中频放大器的输入端相连，所述中频放大器的输出端与所述数字处理模块的输入端相连，还包括定向耦合器，所述定向耦合器分别与所述功率放大器、所述低噪音放大器及所述天线相连。本发明的雷达结构，具备兼容性高，成本低，可集成度高，适合芯片等特点。
-
Patent Agency Ranking
公开(公告)号：CN104880705A
公开(公告)日：2015-09-02
申请号：CN201410167159.2
申请日：2014-04-24
Applicant: 北京大学
Abstract: 本发明涉及一种基于数控振荡器的调频连续波雷达，属于集成电路技术领域。该调制频率连续波雷达包括低噪音放大器、混频器、中频放大器、滤波器、信号处理器、功率放大器，还包括锁相环，锁相环包括数字控制模块、数控振荡器、鉴相器、低通滤波器。本发明利用由数控振荡器等组成的锁相环开环结构作为雷达系统信号源，有效提高了信号源频率扫描的速度，可以使频率改变时间间隔达到纳秒量级，提高了系统性能，具有信号源频率变化快，通用性强，结构简单利于实现，单元面积小，可集成密度高，适合芯片SOC等特点。
-
公开(公告)号：CN104793672A
公开(公告)日：2015-07-22
申请号：CN201410020307.8
申请日：2014-01-16
Applicant: 北京大学
IPC: G05F1/56
Abstract: 本发明公开一种高电源抑制比的低压差线性稳压器，其误差放大器的两个输入端为参考电压和反馈电压，误差放大器的输出端接输出管；输出管的漏端为串联的用于提供反馈电压的负载电阻，所述输出管的源端级联NMOS管和Vt偏置追踪电路，所述Vt偏置追踪电路包括串联电阻和连接所述串联电阻的三极管，所述NMOS管连接于输出管的源端和电源电压输入端之间，所述NMOS管的输入端连接所述Vt偏置追踪电路的三极管。本发明具有兼容性好，成本小，面积小，效率高，噪声低，稳定性好，电源抑制比高，适于工作在空负载和全负载下的特点。
-
公开(公告)号：CN102104362B
公开(公告)日：2013-03-06
申请号：CN201110049324.0
申请日：2011-03-01
Applicant: 北京大学
Abstract: 本发明公开了一种毫米波倍频器及级联倍频器，属于射频/毫米波集成电路技术领域。本发明的倍频器包括：伪差分房大器、LC并联谐振腔、LC串联谐振腔；所述LC并联谐振腔连接在所述伪差分放大器的输出端与电源VDD之间，所述LC串联谐振腔连接在所述伪差分放大器的输出端与地线之间，所述伪差分放大器的两输入端分别与输入基频信号f0的正端、负端连接；其中，LC并联谐振腔的谐振频率为2f0，LC串联谐振腔的谐振频率为4f0。本发明的级联倍频器包括多个上述倍频器，多个所述倍频器依次通过单转双的无源变压器相连。本发明具有功耗低、倍频输出信号频谱纯、谐波抑制好，输出信号强、频率高，易于在硅基工艺上单芯片集成的特点。
-
公开(公告)号：CN102437162A
公开(公告)日：2012-05-02
申请号：CN201110397938.8
申请日：2011-12-02
Applicant: 北京大学
IPC: H01L27/115 , H01L23/522
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种基于标准单栅CMOS工艺的EEPROM，属于集成电路领域。本发明包括一MOS管，所述MOS管上部覆盖有N层金属层，第N层金属层上设有一电容结构，第N层金属层覆盖所述电容结构的底部；第N层金属层包括电隔离的a区和b区，b区位于a区外围，a区与所述MOS管栅极部位对应，a区电连接到所述MOS管的栅极且与所述电容结构底部电连接，b区电连接到所述电容结构的顶部，所述电容结构的顶部引出作为EEPROM控制栅，所述MOS管的栅极作为EEPROM的浮栅，MOS管的源极、漏极和衬底分别引出作为EEPROM的源极、漏极和衬底。本发明单元面积很小，有利于实现高集成密度的应用。
-
公开(公告)号：CN102104363A
公开(公告)日：2011-06-22
申请号：CN201110049763.1
申请日：2011-03-01
Applicant: 北京大学
IPC: H03B19/14
CPC classification number: H03B19/14
Abstract: 本发明公开一种太赫兹硅基四倍频器及多倍频器，属于射频集成电路领域。四倍频器包括晶体管M1、M2，传输线L1、L2、L-1；M1、M2的漏端分别经L1、L2连接至输出端口，源端与地线连接，栅端分别与基频信号f0的I、Q路信号输入端连接；L-1连接于输出端口与电源之间；L1、L2为2f0信号所对应波长的1/4长度，L-1为4f0信号所对应波长的1/4长度。多倍频器包括2n倍频器1、2n倍频器2、传输线L；2n倍频器1与2n倍频器2的输出端口相连作为2n+1倍频器的输出端口，L连接于2n+1倍频器输出端口与电源之间；L为2n+1f0所对应波长的1/4长度。本发明输出频率高、频谱纯、功耗低、易于集成。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.022 seconds)
