公开(公告)号：CN112698275B

公开(公告)日：2023-08-15

申请号：CN201911003739.7

申请日：2019-10-22

Applicant: 北京华航无线电测量研究所

Inventor： 尹珏玮 ,  覃炎洁 ,  张寰 ,  王嘉栋

IPC: G01S7/35

Abstract: 本发明公开了一种可重配置的雷达接收通道合成控制装置，包括主控芯片、可编程逻辑电路器件、处理单元。所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现。所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置，所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。本发明降低了设计的复杂度，克服了模拟方式适应性差的缺点，对减小硬件空间、降低设备成本和功耗、提高系统可靠性等方面具有重要意义。

公开(公告)号：CN112698275A

公开(公告)日：2021-04-23

申请号：CN201911003739.7

申请日：2019-10-22

Applicant: 北京华航无线电测量研究所

Inventor： 尹珏玮 ,  覃炎洁 ,  张寰 ,  王嘉栋

IPC: G01S7/35

Abstract: 本发明公开了一种可重配置的雷达接收通道合成控制装置，包括主控芯片、可编程逻辑电路器件、处理单元。所述主控芯片为外部芯片，所述可编程逻辑电路器件、处理单元采用同一片FPGA实现。所述主控芯片根据任务需求对接收到的每路AD芯片数据进行选通及运算符号的参数配置，所述处理单元解析主控芯片对N路AD芯片数据的参数配置，通过可编程逻辑电路器件完成N路AD芯片数据中选通通道中的数据加减和差处理，即实现雷达接收通道合成控制。本发明降低了设计的复杂度，克服了模拟方式适应性差的缺点，对减小硬件空间、降低设备成本和功耗、提高系统可靠性等方面具有重要意义。

公开(公告)号：CN111221574A

公开(公告)日：2020-06-02

申请号：CN201811418100.0

申请日：2018-11-26

Applicant: 北京华航无线电测量研究所

Inventor： 何炜 ,  王禹超 ,  忤锐 ,  叶伟平 ,  王嘉栋

IPC: G06F9/30 ,  G06F9/38 ,  G06T1/20

Abstract: 本发明一种大矩阵快速转置多核并行处理方法，包括以下步骤：步骤一：DSP每个内核利用EDMA将外部大存储器中需处理子矩阵Ai(N,M),i∈[0,x-1]搬移至SRAM缓存；步骤二、x个内核并行处理，CPU利用优化的内联函数，对缓存数据进行转置，得到AΤi(N,M),i∈[0,x-1]，再通过EDMA将结果数据搬移至外部大存储器。本发明提高了数据处理速度。