-
公开(公告)号：CN109697993B
公开(公告)日：2021-01-19
申请号：CN201710994465.7
申请日：2017-10-23
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明公开了一种数据纠错方法及装置，包括：编程模块将编程数据存储在选定地址中，作为待纠错数据；编码模块根据待纠错数据产生纠错代码；纠错使能模块根据选定地址对应的继承纠错数据、继承纠错代码和继承纠错使能位，生成选定地址的当前纠错使能位；解码模块从选定地址中读取待纠错数据，从纠错存储阵列中获取纠错代码，并根据待纠错数据和纠错代码产生纠错密码；纠错模块根据所述当前纠错使能位，判断关闭纠错运算或者进行所述纠错运算并输出修正数据。本发明实施例的技术方案，通过设置了纠错使能位，进行错误检查和纠正时，避免了对闪存中的存储单元误纠错问题。
-
公开(公告)号：CN109698002B
公开(公告)日：2020-11-10
申请号：CN201710993393.4
申请日：2017-10-23
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明公开了一种存储阵列数据的锁存方法及装置，包括：灵敏放大器将第一数据信号进行放大处理，生成第二数据信号；寄存器根据选定地址信号和运算使能信号，生成运算数据信号，并将第二数据信号中与选定地址信号对应的数据信号更新为运算数据信号，生成第三数据信号；寄存器锁存至少部分第三数据信号，生成第四数据信号；寄存器从第四数据信号和第三数据信号中选取与第二地址信号对应的数据信号，生成第五数据信号并将输出；第一地址信号比第二地址信号的相同地址超前至少一个时钟周期。本发明实施例的技术方案，通过配置两个地址信号，解决了现有技术中由于运算完成到输出数据之间的时间比较短，使得运算后的数据不能正确的被存储下来的问题。
-
公开(公告)号：CN109841257B
公开(公告)日：2020-11-06
申请号：CN201711230661.3
申请日：2017-11-29
申请人： 西安格易安创集成电路有限公司 , 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
IPC分类号： G11C16/34
摘要： 本发明公开了一种存储器的阈值电压的恢复方法及装置，包括：对存储器包含的至少一组存储单元依次进行恢复读操作，其中，对存储单元的栅极施加第一电压，对参考存储单元的栅极施加第二电压，且参考存储单元的漏极与基准电流源的第一端相连，基准电流源的第二端接地；对恢复读操作中，处于编程状态的存储单元进行恢复验证操作，其中，对处于编程状态的存储单元的栅极施加第一电压，对参考存储单元的栅极施加第一电压；对恢复验证操作中，处于擦除状态的存储单元进行编程操作。本发明实施例的技术方案，通过基准电流源，为从参考存储单元的漏极和源极之间的电流增加基准电流源产生的电流，消除了电压变化带来的跨导的影响，缩短了恢复操作的时间。
-
公开(公告)号：CN109390013B
公开(公告)日：2020-11-06
申请号：CN201710681532.X
申请日：2017-08-10
申请人： 西安格易安创集成电路有限公司 , 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
IPC分类号： G11C16/06
摘要： 本发明实施例提供了一种提高浮栅存储器安全性的方法及装置，包括：将选中数据通过编程操作存储在第一数据堆中，并将选中数据通过编程操作存储在第二数据堆中；根据选中逻辑地址顺序，进行擦除操作和恢复操作；断电时，分别记录第一数据堆和第二数据堆对应的状态，第一数据堆中的数据块和第二数据堆中的数据块的对应的选中逻辑地址以及对应的选中物理地址；上电时，根据选中逻辑地址和选中物理地址，对未进行擦除操作的数据堆进行擦除操作和恢复操作，并对处于故障状态的数据堆进行修复。本实施例提供了一种提高浮栅存储器安全性的方法及装置，通过将相同的数据储存于两个数据堆中，增强了数据的安全性。
-
公开(公告)号：CN109697993A
公开(公告)日：2019-04-30
申请号：CN201710994465.7
申请日：2017-10-23
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
CPC分类号： G11B20/1833 , G06F11/1016
摘要： 本发明公开了一种数据纠错方法及装置，包括：编程模块将编程数据存储在选定地址中，作为待纠错数据；编码模块根据待纠错数据产生纠错代码；纠错使能模块根据选定地址对应的继承纠错数据、继承纠错代码和继承纠错使能位，生成选定地址的当前纠错使能位；解码模块从选定地址中读取待纠错数据，从纠错存储阵列中获取纠错代码，并根据待纠错数据和纠错代码产生纠错密码；纠错模块根据所述当前纠错使能位，判断关闭纠错运算或者进行所述纠错运算并输出修正数据。本发明实施例的技术方案，通过设置了纠错使能位，进行错误检查和纠正时，避免了对闪存中的存储单元误纠错问题。
-
公开(公告)号：CN109391467A
公开(公告)日：2019-02-26
申请号：CN201710680987.X
申请日：2017-08-10
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明实施例提供了一种非易失性存储器的加密方法及装置、解密方法及装置，包括：上电时，获取第一字符串；根据所述第一字符串和加密算法生成第二字符串；将所述第一字符串作为第一加密密钥，将所述第二字符串作为第一加密签字；存储所述第一加密密钥和所述第一加密签字。本发明实施例提供了一种非易失性存储器的加密方法及装置、解密方法及装置，通过两道保护层，分别是第一加密密钥和第一加密签字来保护需要加密的非易失性存储器，对于因为存储了重要信息需要加密的非易失性存储器来说，起到了保护的作用。
-
公开(公告)号：CN109390016A
公开(公告)日：2019-02-26
申请号：CN201710681520.7
申请日：2017-08-10
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明实施例提供了一种NOR型闪存的擦除方法及装置，包括：对存储单元进行过擦除验证；对未通过所述过擦除验证的存储单元进行至少一次编程操作，并记录所述编程操作的次数；对所述进行至少一次编程操作且通过所述过擦除验证的存储单元进行擦除验证；根据所述编程操作的次数确定擦除脉冲信号，根据所述擦除脉冲信号，指示增加或减少进行擦除操作的预设擦除时间，并对未通过所述擦除验证的存储单元进行所述擦除操作。本发明实施例提供了一种NOR型闪存的擦除方法及装置，通过记录当前过擦除验证失败之后，对存储单元的编程次数来自动调整擦除时间的长短，从而减小了擦除时间，大大提高了NOR型闪存的运行速度。
-
公开(公告)号：CN109935264B
公开(公告)日：2021-03-26
申请号：CN201711367256.6
申请日：2017-12-18
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明公开了一种存储单元的擦除方法、装置及存储器，所述方法包括：对擦除区域的存储单元执行擦除操作；判断对所述擦除区域的存储单元执行擦除操作的总次数是否达到设定阈值，若是，则对所述擦除区域所在存储块内的非擦除区域存储单元执行编程操作；若对所述擦除区域的存储单元执行擦除操作的总次数没有达到设定阈值，则进入擦除校验操作，以校验本次擦除操作是否成功；若本次擦除操作没有成功，则继续对所述擦除区域的存储单元执行擦除操作。通过采用上述方法可实现消除多次擦除操作对非擦除区域存储单元带来的影响，提高存储单元存储数据的稳定性。
-
公开(公告)号：CN109390028B
公开(公告)日：2021-01-22
申请号：CN201710681533.4
申请日：2017-08-10
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明实施例提供了一种自动修复NOR型存储阵列位线故障的方法及装置，包括：测试存储阵列中的每一条位线上的位线电流，若位线电流为负值，则标记位线上为故障位线，并记录故障位线上的存储单元的地址；则建立故障位线上的存储单元与冗余列中的存储单元的映射关系。本发明实施例提供了一种自动修复NOR型存储阵列字线故障的方法及装置，通过存储阵列中的每一条位线上的位线电流来确认故障位线，再建立故障位线上包含的存储单元与冗余列中的存储单元的映射关系，来修复位线故障上包含的存储单元，降低了测试的开销，提高了存储阵列的良率以及可靠性。
-
公开(公告)号：CN109841259B
公开(公告)日：2020-12-29
申请号：CN201711230666.6
申请日：2017-11-29
申请人： 北京兆易创新科技股份有限公司 , 合肥格易集成电路有限公司
摘要： 本发明公开了一种提高NOR型存储阵列读取速度的方法及装置，包括：将NOR型存储阵列划分为2n个子阵列；若首次读取，根据首地址确定选中位线的地址以及选中字线的地址，根据选中位线的地址、选中字线的地址、位线地址标识位的状态以及位线地址标识位中区分子阵列标识位的状态，对2n个子阵列中的存储单元同时进行读取操作；若并非首次读取，输出与当前选中字线的地址和当前选中位线的地址对应的存储单元对应的数据，并对下一个子阵列的存储单元进行读取操作。本发明实施例的技术方案通过将存储阵列分为多个子阵列，每次读取多个存储单元，以缩短读取完选定数量的存储单元，并将这些存储单元的数据全部输出的时间总和。
-
-
-
-
-
-
-
-
-
搜索结果
91 条记录 (耗时 0.078 秒)
