-
公开(公告)号：CN119134895B
公开(公告)日：2025-03-11
申请号：CN202411352110.4
申请日：2024-09-26
Applicant: 兰州大学
Abstract: 本发明公开了一种开关电容型共模反馈电路，涉及共模反馈电路领域，本发明采用线性度更高、功耗更低的开关电容型共模反馈电路对输出共模电平进行检测和校正，随着有效时钟输出稳定而精准的共模反馈电压；并且充分考虑开关电容电路中常见的电荷注入、时钟馈通所导致的不利影响，采用部分互补开关的结构，降低开关电容电路结构中由时钟馈通和电荷注入引起的误差；另在相关位置处采用一虚拟开关，将由时钟引起的沟道残留电荷进行释放，提升电路的检测和校准的精度。本发明降低了现有电路在时钟转换期间受到时钟馈通和电荷注入的不利影响，从而一定程度上解决限制该电路工作频率、时钟频率以及动态范围的问题。
-
公开(公告)号：CN113281570A
公开(公告)日：2021-08-20
申请号：CN202110614496.1
申请日：2021-06-02
Applicant: 兰州大学
Abstract: 发明公开了一种基于分段PI控制的低值电阻测量电路，属于电路设计领域。该电路包含基本的电压检测元件、电压控制的电压源(VCVS)、滤波单元、分段PI控制单元、若干电阻、直流电压源。PI控制单元接收来自电压检测元件的电压信号，同时分段PI控制单元输出控制信号控制电压控制的电压源(VCVS)的电压，使电路达到稳态(即电压检测元件的输入电压信号为0)。通过分析电压控制电压源的受控电压值，即可计算得出待测电阻的阻值。本发明能够测量小电阻值，一定程度上减少了接触电阻和电阻白噪声的影响，减少了人为误差，具有稳定性好，精度高，自动调节和方便检测的优点。
-
公开(公告)号：CN110783457A
公开(公告)日：2020-02-11
申请号：CN201911025147.5
申请日：2019-10-25
Applicant: 兰州大学
IPC: H01L45/00
Abstract: 本发明公开了一种利用重离子微孔膜改善阻变存储器一致性的实现方法，是将重离子微孔膜作为控制层嵌入阻变存储层和导电电极之间。在阻变存储器件发生电阻转变的过程中，对器件施加电压以后，在电场的作用下，活性金属电极发生氧化还原反应在阻变存储层中所形成金属导电细丝的形成与破灭时引起电阻转变的主要原因。由于导电细丝的形成与破灭是随机的，因此阻变参数具有很大的离散性，影响阻变存储器的一致性。
-
公开(公告)号：CN109411600A
公开(公告)日：2019-03-01
申请号：CN201811279385.4
申请日：2018-10-30
Applicant: 兰州大学
IPC: H01L45/00
Abstract: 本发明涉及微电子技术以及存储器器件领域，公开了一种降低阻变存储器操作电压的方法，该方法是采用在阻变存储器的上电极与下电极之间的阻变存储层内嵌入一层氧化石墨烯量子点层的缓冲层。本发明将新型二维材料的石墨烯或石墨烯基材料氧化石墨烯量子点层（GOQDs）作为缓冲层引入两层金属氧化物薄膜之间，充当从电极注入的载流子的捕获中心，加强阻变存储层中的内部电场，以加强和稳定局部导电细丝的生长，降低器件的操作电压。本发明提供的阻变存储器结构和制造工艺简单、制作成本低并且与传统CMOS工艺兼容。
-
公开(公告)号：CN119815939A
公开(公告)日：2025-04-11
申请号：CN202510098103.4
申请日：2025-01-22
Applicant: 兰州大学
IPC: H10F30/21 , H10F77/14 , H10F77/166 , H10F77/12 , H10F71/10
Abstract: 本发明涉及一种新型高速氧化镓日盲紫外光电探测器及其制备方法，其中探测器包括非晶氧化镓薄膜层，所述非晶氧化镓薄膜层具有垂直分层的晶体结构；所述垂直分层的晶体结构包括顶层、中间层和底层，所述顶层的厚度为3~5nm，结晶度指数为70~80%；所述中间层的厚度为0.1~0.3nm，结晶度指数为50~60%；所述底层的厚度为95~97nm，结晶度指数为20~25%。探测器为一种具有空间隔离载波生成和传输信道的设备，解决了“响应速度（RS）困境”。能够同时满足上升时间≤2.2 ms，且衰减时间≤40μs，且光谱响应率≥312.6 A·W‑1，且探测率≥1.7×1014Jones的探测器。
-
Patent Agency Ranking
-
公开(公告)号：CN110783457B
公开(公告)日：2021-10-15
申请号：CN201911025147.5
申请日：2019-10-25
Applicant: 兰州大学
IPC: H01L45/00
Abstract: 本发明公开了一种利用重离子微孔膜改善阻变存储器一致性的实现方法，是将重离子微孔膜作为控制层嵌入阻变存储层和导电电极之间。在阻变存储器件发生电阻转变的过程中，对器件施加电压以后，在电场的作用下，活性金属电极发生氧化还原反应在阻变存储层中所形成金属导电细丝的形成与破灭时引起电阻转变的主要原因。由于导电细丝的形成与破灭是随机的，因此阻变参数具有很大的离散性，影响阻变存储器的一致性。
-
公开(公告)号：CN113014226A
公开(公告)日：2021-06-22
申请号：CN202110250438.5
申请日：2021-03-08
Applicant: 兰州大学
IPC: H03H11/28
Abstract: 本发明公开了一种基于运算放大器的负电阻的串并联方法。在每个负电阻工作在运算放大器在线性工作区内的前提下，该方法可使多个负电阻在串联时，负电阻总阻值表现为和正电阻一样的串联特性，即串联时负电阻总阻值为单个负电阻阻值的简单相加；该方法可使多个负电阻在并联时，负电阻总阻值表现为和正电阻一样的串联特性，即并联电路总电阻的倒数等于各支路电阻倒数之和。该方法可使多个负电阻在串并联时，负电阻串并联个数不再局限在两个，可以串联任意个负电阻。该方法着重描述了多个负电阻在串并联时的接地端位置和负电阻的极性连接位置。该方法在电路设计和工程实践中有一定的参考价值，可以用来改善电路输出特性。
-
公开(公告)号：CN112543022A
公开(公告)日：2021-03-23
申请号：CN202110105575.X
申请日：2021-01-26
Applicant: 兰州大学
IPC: H03K19/20
Abstract: 本发明公开了一种基本逻辑运算单元电路，属于微电子技术及数字集成电路领域。本发明提出的基本逻辑运算单元包括一个单极性阻变单元、一个二极管和NMOS管组，所述单极性阻变单元和二极管共同构成了1D1R结构单元，所述1D1R结构单元与NMOS管组之间串联，其中单极性阻变单元和二极管组成的1D1R结构构成上拉单元，NMOS管组构成下拉单元。本发明构造结构简单，便于集成，能够有效减少集成电路中的基础元件数量并进一步减小集成电路的面积。
-
公开(公告)号：CN119134895A
公开(公告)日：2024-12-13
申请号：CN202411352110.4
申请日：2024-09-26
Applicant: 兰州大学
Abstract: 本发明公开了一种开关电容型共模反馈电路，涉及共模反馈电路领域，本发明采用线性度更高、功耗更低的开关电容型共模反馈电路对输出共模电平进行检测和校正，随着有效时钟输出稳定而精准的共模反馈电压；并且充分考虑开关电容电路中常见的电荷注入、时钟馈通所导致的不利影响，采用部分互补开关的结构，降低开关电容电路结构中由时钟馈通和电荷注入引起的误差；另在相关位置处采用一虚拟开关，将由时钟引起的沟道残留电荷进行释放，提升电路的检测和校准的精度。本发明降低了现有电路在时钟转换期间受到时钟馈通和电荷注入的不利影响，从而一定程度上解决限制该电路工作频率、时钟频率以及动态范围的问题。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.024 seconds)
