-
公开(公告)号:CN113675256A
公开(公告)日:2021-11-19
申请号:CN202010409949.2
申请日:2020-05-15
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院 , 电子科技大学
IPC分类号: H01L29/06
摘要: 本发明涉及一种高压功率半导体器件复合终端,包括:元胞结构和位于所述元胞结构边缘的终端结构,所述终端结构包括多个沟槽结构和多个半导体层(9),所述沟槽结构底部具有场限环结构,所述多个半导体层(9)相间设置于所述沟槽结构间,所述元胞结构包括沟槽栅结构,所述沟槽栅结构位于所述多个沟槽结构的一侧,所述沟槽栅结构与所述沟槽结构通过同步工艺制作,本发明有效解决了传统浮空场限环终端结构长时间的热推结过程造成的芯片翘曲,从而使得芯片制造简单,制造成本低。
-
公开(公告)号:CN113675257A
公开(公告)日:2021-11-19
申请号:CN202010410064.4
申请日:2020-05-15
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网江苏省电力有限公司电力科学研究院 , 电子科技大学
IPC分类号: H01L29/06
摘要: 本发明涉及一种高压功率半导体器件结终端结构,包括:元胞结构和终端结构;在所述元胞结构上部具有弧形槽,所述终端结构包括多种不同导电类型的掺杂条;各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中,本发明有效解决了传统结终端扩展终端结构的工艺容差小,工艺复杂,终端耐压小,可靠性低的问题。
-
公开(公告)号:CN112510077A
公开(公告)日:2021-03-16
申请号:CN202011059728.3
申请日:2020-09-30
申请人: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司 , 电子科技大学
IPC分类号: H01L29/06 , H01L29/10 , H01L29/47 , H01L29/739 , H01L21/331
摘要: 本发明提供一种绝缘栅双极晶体管及其制备方法,绝缘栅双极晶体管包括N‑漂移区(4)、P型基区(5)、N‑buffer层(10)和N+发射区(6);P型基区(5)位于N‑漂移区(4)上表面两侧,N+发射区(6)位于P型基区(5)的上表面,且距所述P型基区(5)外侧具有设定距离;N‑buffer层(10)位于N+发射区(6)下方的P型基区(5)内部,通过N‑buffer层(10)降低了绝缘栅双极晶体管的导通压降,且有效抑制绝缘栅双极晶体管发生闩锁现象;通过肖特基接触提高漂移区内的载流子浓度,进一步改善绝缘栅双极晶体管漂移区载流子的分布,从而增强了电导调制效应,降低了导通压降,通过N‑buffer层提高绝缘栅双极晶体管的坚固性,并改善了绝缘栅双极晶体管的大电流关断能力。
-
公开(公告)号:CN112002635A
公开(公告)日:2020-11-27
申请号:CN202010749798.5
申请日:2020-07-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L21/28 , H01L21/308 , H01L29/423
摘要: 本发明提供一种沟槽型器件沟槽栅制备方法以及沟槽型器件沟槽栅,在衬底(10)上生长掩膜层,并刻蚀掩膜层形成开口(41);采用湿法刻蚀工艺刻蚀开口(41)处的掩膜层,之后刻蚀衬底(10)形成沟槽(40)和沟槽(40)顶部的削切面;去除掩膜层,并在沟槽(40)侧壁、削切面以及衬底(10)的正面依次生长栅极氧化层(50)和栅极(60),通过形成沟槽(40)和沟槽(40)顶部的削切面,避免沟槽顶部形成尖角,提高了削切面处的击穿电压,提高了沟槽型器件的击穿电压,大大降低了沟槽型器件被击穿而失效的概率,延长了沟槽型器件的寿命,节省成本。
-
公开(公告)号:CN110571270A
公开(公告)日:2019-12-13
申请号:CN201910870940.9
申请日:2019-09-16
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L21/331
摘要: 本发明公开一种沟槽栅型IGBT器件及其制备方法、装置,其中,沟槽栅型IGBT器件,包括沟槽栅结构,其第四功能区层位于第三功能区层与第一电极之间,在第三功能区层上设置有第二功能区层,在第二功能区层的内部成型第一功能区层、第三电极、第一电极层和第二电极层,在第二电极上成型介质层,介质层位于第二电极与第三电极之间,第三电极的一端面与介质层接触,第三电极的另一端面和侧壁区域被第一电极层包围,第二电极层与介质层平行且与沟槽栅结构的底部区域接触,第一功能区层分别与第二电极和介质层接触且设置在沟槽栅结构的两侧,以及在沟槽栅结构设置第二电极层可使得沟槽栅型IGBT器件的反向传输电容得到有效降低。
-
公开(公告)号:CN113725292A
公开(公告)日:2021-11-30
申请号:CN202110792612.9
申请日:2021-07-14
申请人: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
摘要: 本发明提供一种具有低导通电压高抗闩锁能力的IGBT及其制备方法,在有源区沟槽栅之间设置分离的沟槽,沟槽可以在击穿特性,可靠性和关断损耗无明显变化的情况下允许载流子存储层有更高的掺杂,进一步降低导通电压,实现导通电压和关断损耗折中的提升;沟槽有助于将耗尽区和电势推入更深的衬底中,远离沟槽底端,降低沟槽底端电场强度,提高击穿特性,降低了与沟槽底部的高电场相关联的可靠性的影响,如热电载流子退化或者时间相关的介电击穿;在分离沟槽中间设置浅凹槽P+发射区,提高抗闩锁能力,提高器件安全工作区。
-
公开(公告)号:CN112103330A
公开(公告)日:2020-12-18
申请号:CN201910521437.2
申请日:2019-06-17
申请人: 全球能源互联网研究院有限公司 , 国网湖北省电力有限公司 , 国家电网有限公司
IPC分类号: H01L29/06 , H01L29/739 , H01L29/861
摘要: 本发明提出了一种功率器件背面多峰值缓冲层结构、IGBT芯片和FRD芯片,功率器件背面多峰值缓冲层结构包括:N型半导体衬底材料(100)、功率器件背面的表面界限(101)和设置于N型半导体衬底材料(100)和表面界限(101)之间的缓冲层;缓冲层包括:至少由两次离子注入形成的N型掺杂区域,本发明提供的背面多峰值缓冲层结构、IGBT芯片和FRD芯片,减少了功率器件的加工工艺整体热过程,大大提高了器件可靠性。
-
公开(公告)号:CN109004024A
公开(公告)日:2018-12-14
申请号:CN201810706963.1
申请日:2018-07-02
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网河北省电力有限公司
IPC分类号: H01L29/739 , H01L21/331 , H01L29/06
摘要: 本发明提供一种半导体器件及其制作方法,该半导体制作方法包括:提供第一衬底;在所述第一衬底的表面形成第一阱区;在所述第一阱区中形成第二阱区;提供第二衬底,所述第二衬底导电类型与所述第一衬底导电类型相同;在所述第二衬底的表面形成第三阱区;将所述第一衬底未形成阱的表面和所述第二衬底未形成阱的表面进行键合。该方法采取背面直接键合的方式,形成高压逆阻IGBT,所形成的器件能够实现高压反向耐压,且制作工艺与传统IGBT制造工艺兼容,工艺简单,可实施性强,克服了现有技术中高压逆阻IGBT制作困难、成本高昂等问题。
-
公开(公告)号:CN113097298B
公开(公告)日:2024-09-17
申请号:CN202110354871.3
申请日:2021-03-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: H01L29/739 , H01L29/45 , H01L29/10 , H01L23/48 , H01L21/331
摘要: 一种绝缘栅双极型晶体管及其制备方法,绝缘栅双极型晶体管包括:半导体层,半导体层包括漂移区和位于漂移区顶部的阱区;栅极结构,栅极结构贯穿阱区且延伸至漂移区中,栅极结构具有相对的第一侧和第二侧;发射掺杂区,位于栅极结构的第一侧的阱区中部分顶部区域且与栅极结构邻接,发射掺杂区的导电类型和阱区的导电类型相反;所述栅极结构的第二侧的部分阱区中的凹槽;位于凹槽底部阱区中的欧姆接触区,欧姆接触区与栅极结构的第二侧的部分侧壁接触,欧姆接触区的导电类型和阱区的导电类型相同。绝缘栅双极型晶体管在保证阈值电压较小的同时能增强抗栓锁效应的能力。
-
公开(公告)号:CN116013953A
公开(公告)日:2023-04-25
申请号:CN202111228971.8
申请日:2021-10-21
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司
IPC分类号: H01L29/06
摘要: 本发明提供了一种功率半导体器件的结终端结构,包括:金属化阴极层、第一导电类型半导体区层、第一导电类型半导体漂移区层、第二导电类型半导体区层、金属化阳极层,第一导电类型半导体漂移区和所述金属化阴极分别位于第一导电类型半导体区的正面和背面,第二导电类型半导体区位于第一导电类型半导体漂移区的上部左侧;第三导电类型半导体层及其中的若干沟槽单元和第一导电类型截止环;第三导电类型半导体层位于第一导电类型半导体漂移区上部且与第二导电类型半导体区层横向对接,第一导电类型截止环位于第一导电类型半导体漂移区上部的右侧,沟槽单元的分布密度从第一导电类型半导体区层向第一导电类型截止环的纵长方向逐渐增多。
-
-
-
-
-
-
-
-
-