半导体器件及定位标记的制备方法

    公开(公告)号:CN109449139A

    公开(公告)日:2019-03-08

    申请号:CN201811129229.X

    申请日:2018-09-27

    IPC分类号: H01L23/544 H01L21/04

    摘要: 本发明公开了一种半导体器件及定位标记的制备方法,其中,半导体器件包括半导体层;定位标记区域,形成在所述半导体层内;其中,所述定位标记区域是通过向所述半导体层内注入掺杂离子得到的;所述定位标记区域内的离子掺杂浓度为1×1015~1×1019cm-3。由于定位标记区域通过离子注入的方式形成在半导体层内,避免了在半导体层表面形成金属层所导致的非定位标记区域沉淀有金属离子;后续在利用具有定位标记区域的半导体层进行其他工艺的制备时,由于定位标记区域与非定位标记区域边界处的散射率和反射率差别较大,能够达到较好的对准效果,提高了该定位标记的定位准确性。

    一种高k栅介质层的制备方法及碳化硅MOS功率器件

    公开(公告)号:CN108257858A

    公开(公告)日:2018-07-06

    申请号:CN201611231185.2

    申请日:2016-12-28

    摘要: 本发明提供了一种高k栅介质层的制备方法及碳化硅MOS功率器件,所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化,在其外延层的上表面形成牺牲氧化层;对牺牲氧化层进行腐蚀,直至完全去除外延层上的牺牲氧化层;对去除牺牲氧化层后的外延层的上表面进行高温表面化处理,形成光滑的钝化表面;在光滑的钝化表面上依次淀积Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层,并对Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层构成的叠层结构进行退火,形成高k栅介质层。与现有技术相比,本发明提供的一种高k栅介质层的制备方法及碳化硅MOS功率器件,能够减少SiC/SiO2界面处的因杂质和/或表面晶格缺陷造成的界面缺陷,提高栅介质层的耐压能力。

    一种高k栅介质层的制备方法及碳化硅MOS功率器件

    公开(公告)号:CN108257858B

    公开(公告)日:2021-11-19

    申请号:CN201611231185.2

    申请日:2016-12-28

    摘要: 本发明提供了一种高k栅介质层的制备方法及碳化硅MOS功率器件,所述制备方法包括对具有第一导电类型的碳化硅外延片进行高温牺牲氧化,在其外延层的上表面形成牺牲氧化层;对牺牲氧化层进行腐蚀,直至完全去除外延层上的牺牲氧化层;对去除牺牲氧化层后的外延层的上表面进行高温表面化处理,形成光滑的钝化表面;在光滑的钝化表面上依次淀积Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层,并对Al2O3介质覆层、LaxHfyO介质层和Al2O3介质覆层构成的叠层结构进行退火,形成高k栅介质层。与现有技术相比,本发明提供的一种高k栅介质层的制备方法及碳化硅MOS功率器件,能够减少SiC/SiO2界面处的因杂质和/或表面晶格缺陷造成的界面缺陷,提高栅介质层的耐压能力。