一种并行加扰装置及并行加扰方法

    公开(公告)号:CN105530067B

    公开(公告)日:2018-04-27

    申请号:CN201510900851.6

    申请日:2015-12-08

    Inventor: 许景兆

    Abstract: 本发明涉及通用公共无线电接口CPRI光纤传输技术领域,尤其涉及一种并行加扰装置及并行加扰方法,包括:并行扰码产生器,选择判断器,异或运算器;并行扰码产生器的输出端与选择判断器的输入端相连;选择判断器的输出端与所述异或运算器的输入端相连;并行扰码产生器用于在K个时钟周期内产生M个扰码;其中,每个扰码包含N位,K为正整数,M为正整数,N为正整数。该装置通过并行扰码产生器,可在K个时钟周期内产生M个扰码,其中,每个扰码包含N位,即在一个时钟周期内可产生(M*N)/K位扰码,增加了每时钟周期产生扰码的位数,在要求同等速率发送扰码的情况下,降低了扰码产生器的工作频率,因而降低了设备成本和涉及难度。

    一种信号传输方法及装置

    公开(公告)号:CN105471776A

    公开(公告)日:2016-04-06

    申请号:CN201510847275.3

    申请日:2015-11-26

    Inventor: 许景兆

    Abstract: 本发明公开了一种信号传输方法及装置,该方法包括:接收数字基带信号;确定所述数字基带信号的特殊字符;将所述数字基带信号中的基带I/Q数据和确定的所述特殊字符插入到第一数据包的前导和包间隔之间,得到处理后的第二数据包;将处理后的第二数据包通过网线发送至远端。用以解决现有技术光纤在室内分布系统基带信号的传输中存在成本高、供电难的问题。

    一种通道校准装置
    7.
    实用新型

    公开(公告)号:CN209710099U

    公开(公告)日:2019-11-29

    申请号:CN201921212671.9

    申请日:2019-07-30

    Abstract: 本申请提供了一种通道校准装置及方法、计算机装置及可读存储介质,所述装置包括:FPGA器件和与FPGA器件连接的DSP器件,FPGA器件包括采数模块和校准滤波器,采数模块采集并发送待校准通道的校准序列,以及参考通道的校准序列;DSP器件用于接收采数模块发送的待校准通道的校准序列,以及参考通道的校准序列;利用待校准通道的校准序列与参考通道的校准序列间的频域响应,计算待校准通道的校准滤波器系数;利用待校准通道的校准序列的自相关性,获得待校准通道的第一时延值,利用参考通道的校准序列的自相关性,获得参考通道的第二时延值;获得待校准通道与参考通道间的时延差;将时延差与校准滤波器系数发送至校准滤波器。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking