-
公开(公告)号：CN101908887A
公开(公告)日：2010-12-08
申请号：CN200910145740.3
申请日：2009-06-05
Applicant: 丰田自动车株式会社 , 上海华虹NEC电子有限公司
IPC: H03M1/68
Abstract: 本发明涉及DA变换装置，其具备两端被施加基准电压的第1电阻群(R＊)，第2电阻群(RH＊)，从第1电阻群内的节点(N＊)中，将根据输入数字值的第1区域的二进制数字选择的节点所确定的电压输出给第2电阻群的第1开关群(SW＊)，从第2电阻群内的节点(NH＊)中，将根据输入数字值的第2区域的二进制数字选择的节点所确定的电压进行输出的的2开关群(SWH＊)，第2电阻群的方块电阻比第1电阻群高，当选择第2电阻群内的各电阻器间的节点中的任一个时，选择第1电阻群内的至少两个节点，当选择第2电阻群内的两端节点中的任一个时，选择第1电阻群内的一个节点。从而能够提高DA变换装置的变换精度、缩小布置面积。
-
公开(公告)号：CN101859595A
公开(公告)日：2010-10-13
申请号：CN200910133384.3
申请日：2009-04-07
Applicant: 丰田自动车株式会社 , 上海华虹NEC电子有限公司
IPC: G11C14/00
Abstract: 本发明涉及锁存装置及锁存方法，该锁存装置包括：与电源布线连接的整流元件；与所述整流元件的正向侧连接的电容器；第一锁存电路，其在所述电容器的电容器电压下工作、并根据第一锁存信号锁存输入数据；输出第三锁存信号的滤波电路，其使比所述第一锁存信号延迟的第二锁存信号通过低通滤波器来产生该第三锁存信号；无效化电路，其通过检测所述电源布线的电源电压的下降来使所述第二锁存信号无效；以及第二锁存电路，其在所述电容器电压下工作，并根据所述第三锁存信号锁存所述第一锁存电路的输出数据。
-
公开(公告)号：CN101908887B
公开(公告)日：2014-04-30
申请号：CN200910145740.3
申请日：2009-06-05
Applicant: 丰田自动车株式会社 , 上海华虹NEC电子有限公司
IPC: H03M1/68
Abstract: 本发明涉及DA变换装置，其具备两端被施加基准电压的第1电阻群(R＊)，第2电阻群(RH＊)，从第1电阻群内的节点(N＊)中，将根据输入数字值的第1区域的二进制数字选择的节点所确定的电压输出给第2电阻群的第1开关群(SW＊)，从第2电阻群内的节点(NH＊)中，将根据输入数字值的第2区域的二进制数字选择的节点所确定的电压进行输出的2开关群(SWH＊)，第2电阻群的方块电阻比第1电阻群高，当选择第2电阻群内的各电阻器间的节点中的任一个时，选择第1电阻群内的至少两个节点，当选择第2电阻群内的两端节点中的任一个时，选择第1电阻群内的一个节点。从而能够提高DA变换装置的变换精度、缩小布置面积。
-
公开(公告)号：CN101859595B
公开(公告)日：2012-04-04
申请号：CN200910133384.3
申请日：2009-04-07
Applicant: 丰田自动车株式会社 , 上海华虹NEC电子有限公司
IPC: G11C14/00
Abstract: 本发明涉及锁存装置及锁存方法，该锁存装置包括：与电源布线连接的整流元件；与所述整流元件的正向侧连接的电容器；第一锁存电路，其在所述电容器的电容器电压下工作、并根据第一锁存信号锁存输入数据；输出第三锁存信号的滤波电路，其使比所述第一锁存信号延迟的第二锁存信号通过低通滤波器来产生该第三锁存信号；无效化电路，其通过检测所述电源布线的电源电压的下降来使所述第二锁存信号无效；以及第二锁存电路，其在所述电容器电压下工作，并根据所述第三锁存信号锁存所述第一锁存电路的输出数据。
-
公开(公告)号：CN103137194A
公开(公告)日：2013-06-05
申请号：CN201110377077.7
申请日：2011-11-23
Applicant: 上海华虹NEC电子有限公司
IPC: G11C16/06
Abstract: 本发明公开了一种闪存存储器的存储单元电路结构；包括：相邻的两个存储单元A和B；相邻的两个存储单元A和B的位线BL1和BL2；两个存储单元A和B共有的源极信号线SL；位线BL1、BL2和源极信号线SL在版图上处于同一金属层；两个存储单元A和B共有的SONOS线和字线WLS和WL。本发明突破了存储单元宽度不能小于(2w+2s)的瓶颈，可以获得更多的面积优化空间。
-
Patent Agency Ranking
公开(公告)号：CN101635173B
公开(公告)日：2012-10-03
申请号：CN200810043650.9
申请日：2008-07-21
Applicant: 上海华虹NEC电子有限公司
CPC classification number: G11C16/28 , G11C7/08 , G11C7/1045 , G11C29/02 , G11C29/026 , G11C29/028 , G11C2029/5006 , G11C2207/2254
Abstract: 本发明公开了一种非挥发存储器读出电路的自校准方法，将记录了基准电流的个性化数据用比特对的形式存入存储器，对灵敏放大器进行调节，当输出的个性化数据中“0”和“1”的数量相同时，依据该个性化数据得到基准电流的大小。本发明还公开了一种非挥发存储器的自校准电路，包括个性化数据存储模块、灵敏放大器模块、逻辑判断模块和扫描模块。本发明又公开了一种非挥发电可擦除的存储器电路，包括存储器单元阵列和非挥发存储器读出电路的自校准电路。本发明不需要额外的熔断器或差分单元，即能够安全可靠的解决死锁问题而不增加电路面积和测试成本，可以广泛应用于各种工艺的OTP，MTP，EEPROM或Flash EEPROM等各类非挥发存储器，有效提高存储器的可靠性。
-
公开(公告)号：CN101751061B
公开(公告)日：2012-04-18
申请号：CN200810044121.0
申请日：2008-12-17
Applicant: 上海华虹NEC电子有限公司
IPC: G05F3/24
Abstract: 本发明公开了一种高压电压稳定器，包括一限流电阻、一钳位电路，限流电阻、钳位电路串接在外部电源同地之间，还包括一高压本征NMOS管，源极接内部电路，漏极接外部电端，栅极接限流电阻和钳位电路，所述高压本征NMOS管，栅极氧化层靠近源极N+的部分是薄栅氧化层，栅极氧化层靠近漏极N+的部分是厚栅氧化层，在漏极N+及所述厚栅氧化层下生成有高压N阱，所述高压N阱完全包络所述厚栅氧化层及漏极N+，所述高压N阱区的掺杂浓度比P衬底区小，所述栅极多晶硅要部分覆盖所述厚栅氧化层。本发明的高压电压稳定器，结构简单，驱动能力大且功耗低。
-
公开(公告)号：CN102109585A
公开(公告)日：2011-06-29
申请号：CN200910202039.0
申请日：2009-12-24
Applicant: 上海华虹NEC电子有限公司
Abstract: 本发明公开了一种四端输出的霍尔盘，包括霍尔盘，所述霍尔盘为八边形，接触孔设置于八边形的四个互不相邻的边上，接触孔的延伸方向与所在边的方向一致。本发明四端输出的霍尔盘采用八边形霍尔盘，大大减少了边角的不利因素，减少了失调电阻，克服了正方形霍尔盘的边角对失调的主要影响，同时又克服了十字交叉形霍尔盘有效感应面积小的缺点。本发明还公开了一种采用四端输出的霍尔盘产品，通过彼此并联的四个八边形霍尔盘来抵消工艺上的偏差；且由于保护环与霍尔盘的层次相同，能够保证四个霍尔盘的每一个边的环境都相同，从而有效降低失调。
-
公开(公告)号：CN101751061A
公开(公告)日：2010-06-23
申请号：CN200810044121.0
申请日：2008-12-17
Applicant: 上海华虹NEC电子有限公司
IPC: G05F3/24 , H01L29/78 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种高压电压稳定器，包括一限流电阻、一钳位电路，限流电阻、钳位电路串接在外部电源同地之间，还包括一高压本征NMOS管，源极接内部电路，漏极接外部电端，栅极接限流电阻和钳位电路。本发明还公开了一种高压本征NMOS管，栅极氧化层靠近源极N+的部分是薄栅氧化层，栅极氧化层靠近漏极N+的部分是厚栅氧化层，在漏极N+及所述厚栅氧化层下生成有高压N阱，所述高压N阱完全包络所述厚栅氧化层及漏极N+，所述高压N阱区的掺杂浓度比P衬底区小，所述栅极多晶硅要部分覆盖所述厚栅氧化层。本发明的高压电压稳定器，结构简单，驱动能力大且功耗低。
-
公开(公告)号：CN100369269C
公开(公告)日：2008-02-13
申请号：CN200310109230.3
申请日：2003-12-10
Applicant: 上海华虹NEC电子有限公司
IPC: H01L29/861 , H01L29/866
Abstract: 本发明公开了一种嵌位二极管结构，在Pwell或Nwell上形成扩散区，通过阱包围二极管及隔离氧化区边缘，利用阱间的高BV，来达到隔离嵌位二极管的目的。本发明可使电压控制电路的面积缩小，减小二极管BV的时间依存性，可以使BV电压值稳定、均匀，减小生产偏差。工艺上易于实现，成本低。适用于半导体集成电路及分离元器件，在EEPEOM或者Flash电路中可以取代稳压电路(BGR)。
-
-
-
-
-
-
-
-
-
Search Results
48
records
(took 0.074 seconds)
