-
公开(公告)号：CN108418581B
公开(公告)日：2021-09-14
申请号：CN201710074125.2
申请日：2017-02-10
IPC分类号： H03L7/099
摘要： 本发明提供了一种用于生成时钟信号的电路，包括：时钟生成模块，用于生成多个第一时钟信号；逻辑模块，与所述时钟生成模块连接，用于对多个所述第一时钟信号进行组合，以生成多个第二时钟信号；选择模块，与所述逻辑模块连接，用于对多个所述第二时钟信号进行选择，以输出所需频率的时钟信号。本发明的用于生成时钟信号的电路，不用耗费锁定时间，能够快速得到所需要的频率。
-
公开(公告)号：CN107294513B
公开(公告)日：2021-02-02
申请号：CN201610192695.7
申请日：2016-03-30
IPC分类号： H03K3/351
摘要： 一种晶体振荡器电路，包括：晶振起振电路，所述晶振起振电路的第一输出端和第二输出端分别输出第一振荡信号和第二振荡信号；放大电路，所述放大电路的第一输入端和第二输入端分别输入有基准电压信号和所述第二振荡信号，所述放大电路的输出端连接所述晶振起振电路的第一输出端；波形转换电路，适于将所述第二振荡信号转换为第一矩形波信号。本发明晶体振荡器电路的占空比连续可调，可以更好地满足数字电路中对时钟源输出的矩形波信号的需求。
-
公开(公告)号：CN111816650A
公开(公告)日：2020-10-23
申请号：CN201910295445.X
申请日：2019-04-12
摘要： 一种SCR静电保护结构及其形成方法，结构包括：位于半导体衬底中的N型阱；位于N型阱中的若干分立的第一级主单元至第Q级主单元；第k级主单元包括：位于N型阱的第k单元区中顶部的N型掺杂区；位于N型阱第k单元区中顶部的第一P型掺杂区，第一P型掺杂区位于N型掺杂区侧部且与N型掺杂区分立；位于N型阱第k单元区中的第二P型掺杂区，第二P型掺杂区位于第一P型掺杂区底部且与第一P型掺杂区邻接，第二P型掺杂区还延伸至N型掺杂区的底部并与N型掺杂区邻接；第一级主单元中的N型掺杂区与第Q级主单元中的第一P型掺杂区电学连接，第i-1级主单元中的第一P型掺杂区与第i级主单元中的N型掺杂区电学连接。所述结构的性能提高。
-
公开(公告)号：CN108322211A
公开(公告)日：2018-07-24
申请号：CN201710040172.5
申请日：2017-01-18
IPC分类号： H03K19/0185
CPC分类号： G01R31/31715 , G01R31/31703 , G01R31/31725 , G01R31/3177 , H03K5/24 , H03K17/687 , H03K19/20 , H03K2005/00013
摘要： 一种I/O接口电路输出状态的检测电路和电子系统，I/O数据信号经由I/O接口电路输出I/O驱动信号，检测电路包括：比较窗口生成电路，响应于I/O数据信号的上升沿生成第一单脉冲信号，响应于I/O数据信号的下降沿生成第二单脉冲信号，第一和第二单脉冲信号分别定义第一和第二时间窗口；第一比较电路，接收第一单脉冲信号，适于在第一时间窗口内比较I/O驱动信号和预设的高电平参考信号，得到第一比较结果；第二比较电路，接收第二单脉冲信号，适于在第二时间窗口内比较I/O驱动信号和幅度小于高电平参考信号的预设的低电平参考信号，得到第二比较结果，第一和第二比较结果指示对I/O驱动信号状态的检测结果。本发明改善了对I/O接口电路的输出状态检测的完备性。
-
公开(公告)号：CN107979366A
公开(公告)日：2018-05-01
申请号：CN201610919518.4
申请日：2016-10-21
IPC分类号： H03K19/0175
CPC分类号： H03K19/017509
摘要： 一种差分信号发生电路及电子系统，差分信号发生电路包括：差分信号发生单元，在控制信号的作用下，生成差分正压信号和差分负压信号，还输出共模电压信号；误差放大单元，适于放大第一参考电压信号和共模电压信号幅度之差；压控电流源，适于根据误差放大单元输出的误差电压输出下拉电流，下拉电流用于调控共模电压信号幅度；高阻检测单元，接收第二参考电压信号，适于当差分信号发生单元的输出端处于高阻态时，对共模电压信号上拉或下拉，还适于比较第二参考电压信号和共模电压信号并生成使能信号；第一开关单元，其两端分别接收第一参考电压信号和共模电压信号，适于在使能信号的作用下导通或者关断。本发明方案可以提高生成的差分信号的质量。
-
公开(公告)号：CN107463470A
公开(公告)日：2017-12-12
申请号：CN201610392015.6
申请日：2016-06-03
IPC分类号： G06F11/22
摘要： 本发明提供一种通道冲突检测方法及系统。所述通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器，其中，第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；第二比较器用于将输入信号与第二阈值进行比较，并输出第二比较结果，第一阈值和第二阈值为通道冲突区域的边界值；逻辑单元用于对第一比较结果和第二比较结果进行逻辑运算，并输出逻辑运算结果；以及采样器和计数器用于对逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，所述检测结果用于确定是否发生通道冲突。本发明所提供的通道冲突检测方法及系统相对于传统的方法系统能够更快速地得到检测结果，并且功耗更低。
-
公开(公告)号：CN107451018A
公开(公告)日：2017-12-08
申请号：CN201610379422.3
申请日：2016-06-01
IPC分类号： G06F11/22
摘要： 本发明公开了总线故障检测电路，涉及半导体技术领域。该电路包括：延迟单元、占空比调整单元和比较单元。延迟单元将输入至I/O驱动器的输入信号经过延迟处理后输出延迟信号至占空比调整单元；延迟信号与I/O驱动器输出信号的延迟时间基本相等；I/O驱动器输出信号输出至总线，作为总线驱动信号；占空比调整单元将延迟信号的占空比调整后输出使能信号至比较单元的使能端；使能信号的上升沿延迟于I/O驱动器输出信号的上升沿，且其下降沿不延迟于I/O驱动器输出信号的下降沿；比较单元在使能信号处在上升沿后的使能电压电平时比较总线驱动信号与参考信号的电压电平大小，并根据比较结果确定总线是否故障，以实现总线故障检测。
-
公开(公告)号：CN107979366B
公开(公告)日：2020-11-27
申请号：CN201610919518.4
申请日：2016-10-21
IPC分类号： H03K19/0175
摘要： 一种差分信号发生电路及电子系统，差分信号发生电路包括：差分信号发生单元，在控制信号的作用下，生成差分正压信号和差分负压信号，还输出共模电压信号；误差放大单元，适于放大第一参考电压信号和共模电压信号幅度之差；压控电流源，适于根据误差放大单元输出的误差电压输出下拉电流，下拉电流用于调控共模电压信号幅度；高阻检测单元，接收第二参考电压信号，适于当差分信号发生单元的输出端处于高阻态时，对共模电压信号上拉或下拉，还适于比较第二参考电压信号和共模电压信号并生成使能信号；第一开关单元，其两端分别接收第一参考电压信号和共模电压信号，适于在使能信号的作用下导通或者关断。本发明方案可以提高生成的差分信号的质量。
-
公开(公告)号：CN107463470B
公开(公告)日：2020-10-02
申请号：CN201610392015.6
申请日：2016-06-03
IPC分类号： G06F11/22
摘要： 本发明提供一种通道冲突检测方法及系统。所述通道冲突检测系统包括第一比较器、第二比较器、逻辑单元以及采样器和计数器，其中，第一比较器用于将输入信号与第一阈值进行比较，并输出第一比较结果；第二比较器用于将输入信号与第二阈值进行比较，并输出第二比较结果，第一阈值和第二阈值为通道冲突区域的边界值；逻辑单元用于对第一比较结果和第二比较结果进行逻辑运算，并输出逻辑运算结果；以及采样器和计数器用于对逻辑运算结果进行采样、基于采样结果进行计数、并基于计数结果输出检测结果，所述检测结果用于确定是否发生通道冲突。本发明所提供的通道冲突检测方法及系统相对于传统的方法系统能够更快速地得到检测结果，并且功耗更低。
-
公开(公告)号：CN107294506A
公开(公告)日：2017-10-24
申请号：CN201610192685.3
申请日：2016-03-30
IPC分类号： H03H9/17
摘要： 一种晶体振荡器电路，包括：晶振起振电路，所述晶振起振电路，具有第一输出端和第二输出端，所述晶振起振电路的第二输出端输出第一振荡信号；波形转换电路，用于将所述第一振荡信号转换为矩形波信号；第一电流源，用于输出第一电流，以驱动所述晶振起振电路；第二电流源，用于输出第二电流，与所述第一电流源并联并共同驱动所述晶振起振电路；脉冲生成电路，用于产生控制脉冲信号，以控制所述第二电流源在上电后输出所述第二电流，并在预设时间后停止输出所述第二电流。本发明在兼顾晶体振荡器电路的功耗的情况下，具有较短的启动时间。
-
-
-
-
-
-
-
-
-
搜索结果
34 条记录 (耗时 0.069 秒)
