-
公开(公告)号：CN101882780A
公开(公告)日：2010-11-10
申请号：CN201010210609.3
申请日：2010-06-28
Applicant: 中国西电电气股份有限公司
IPC: H02H7/085
Abstract: 本发明公开了一种罐式断路器储能电机智能控制模块，包括固态继电器、功率继电器、电流传感器、电源模块和ARM芯片模块，所述固态继电器和功率继电器的控制端以及电流传感器的信号输出端分别与ARM芯片模块连接，所述电源模块为ARM芯片模块提供电源，所述ARM芯片模块以ARM微处理器为控制核心。本发明利用电力电子技术、嵌入式技术完成了对断路器储能电机的智能控制，克服了原有技术安装分散、接线多、参数不可见且不便调控等缺点，适应了智能电网的需求。其不但体积小、接线简单，而且智能化程度高、操作控制简单方便，用户可以在现场操作面板上进行操作，也可以通过计算机进行远程监测与控制。
-
公开(公告)号：CN101800413A
公开(公告)日：2010-08-11
申请号：CN200910254598.6
申请日：2009-12-30
Applicant: 中国西电电气股份有限公司
IPC: H02H7/00
Abstract: 本发明公开了一种同步单元掉电异常处理方法，包括的步骤为：1)将输入同步单元的预处理同步信号遇到脉冲的上升沿就改变当前状态，由0改为1上升，长度为预处理同步信号的周期减去1.5倍的脉冲宽度，然后由1改为0，再往后，遇到上升沿由0改为1依此无限循环，该步处理后的信号为过度信号；再将过度信号进行处理，得到处理后的信号为一次同步信号；由一次同步信号的建立伴随脉冲信号，正常状态时同步单元输出为一次同步信号，当发生故障时，以同伴随脉冲信号替代一次同步信号。本发明解决了掉电时的脉冲过多和脉冲丢失的情况，用伴随脉冲保证在断电后依然可以产生脉冲信号使输电系统继续工作一段时间后再停止工作，保证了系统的稳定。
-
公开(公告)号：CN104569583A
公开(公告)日：2015-04-29
申请号：CN201410834118.4
申请日：2014-12-27
Applicant: 中国西电电气股份有限公司
IPC: G01R23/10
Abstract: 本发明一种用于电力系统工频频率的半周期测频系统，包括偏置比较器，多位加法器，以及计数器A、锁存器A、控制模块A和计数器B、锁存器B、控制模块B；所述测频方法包括，将电网同步输入电压信号Vin取反后分别输出两路互斥的方波信号；将每个方波信号作为各自标准脉冲计数的使能信号，分别对正半周期或负半周期内的标准脉冲进行计数；每过半个周期计数值改变一次，将两路计数得到的计数值实时相加，在每半周期内均能够得到一次电网同步输入电压的频率测量值。从而达到过半周期准确测量一次频率的目的；其中锁存器和计数器的配合使用，能够在互斥方波的交叉控制下进行对计数器的开关闸控制和清零，以及对锁存器的打入，转换损失和误差小。
-
公开(公告)号：CN102594331B
公开(公告)日：2014-10-01
申请号：CN201110452701.5
申请日：2011-12-29
Applicant: 中国西电电气股份有限公司
IPC: H03K19/0175
Abstract: 本发明提供了一种基于FPGA内部的一种模拟并行接口电路及其实现方法，包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读、写信号、在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读、写信号以及读、写选通信号，UFM地址、数据产生模块根据读、写选通信号生成地址总线或地址总线和数据总线，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。通过本发明接口电路，外部CPU可以直接访问UFM，实现随时存取数据的目的。
-
公开(公告)号：CN102944992B
公开(公告)日：2014-07-02
申请号：CN201210511047.5
申请日：2012-11-30
Applicant: 中国西电电气股份有限公司
Abstract: 本发明提供了一种高压线路避雷器在线监测中的实时时钟校时装置及其方法，主要解决高压线路避雷在线监测中的校时问题。具体方法为：短波接收单元接收短波授时信号，并解调出整点校时脉冲，其为连续几个脉冲信号；校时脉冲变换模块将解调的整点校时信号转变成整点秒同步脉冲信号，RTC时钟芯片利用整点秒脉冲信号实现整点校时。本发明利用国家5MHz或10MHz短波授时系统对实时时钟芯片（RTC）每天进行一到二次的整点校时，日时间精确在百毫秒以内，短波授时系统，利用电离层传播，授时精度1-3毫秒，接收系统造价低廉，不受自然条件限制，非常适合野外计时或校时应用。
-
Patent Agency Ranking
公开(公告)号：CN101882780B
公开(公告)日：2013-04-10
申请号：CN201010210609.3
申请日：2010-06-28
Applicant: 中国西电电气股份有限公司
IPC: H02H7/085
Abstract: 本发明公开了一种罐式断路器储能电机智能控制模块，包括固态继电器、功率继电器、电流传感器、电源模块和ARM芯片模块，所述固态继电器和功率继电器的控制端以及电流传感器的信号输出端分别与ARM芯片模块连接，所述电源模块为ARM芯片模块提供电源，所述ARM芯片模块以ARM微处理器为控制核心。本发明利用电力电子技术、嵌入式技术完成了对断路器储能电机的智能控制，克服了原有技术安装分散、接线多、参数不可见且不便调控等缺点，适应了智能电网的需求。其不但体积小、接线简单，而且智能化程度高、操作控制简单方便，用户可以在现场操作面板上进行操作，也可以通过计算机进行远程监测与控制。
-
公开(公告)号：CN102944992A
公开(公告)日：2013-02-27
申请号：CN201210511047.5
申请日：2012-11-30
Applicant: 中国西电电气股份有限公司
Abstract: 本发明提供了一种高压线路避雷器在线监测中的实时时钟校时装置及其方法，主要解决高压线路避雷在线监测中的校时问题。具体方法为：短波接收单元接收短波授时信号，并解调出整点校时脉冲，其为连续几个脉冲信号；校时脉冲变换模块将解调的整点校时信号转变成整点秒同步脉冲信号，RTC时钟芯片利用整点秒脉冲信号实现整点校时。本发明利用国家5MHz或10MHz短波授时系统对实时时钟芯片（RTC）每天进行一到二次的整点校时，日时间精确在百毫秒以内，短波授时系统，利用电离层传播，授时精度1-3毫秒，接收系统造价低廉，不受自然条件限制，非常适合野外计时或校时应用。
-
公开(公告)号：CN102506909A
公开(公告)日：2012-06-20
申请号：CN201110354631.X
申请日：2011-11-10
Applicant: 中国西电电气股份有限公司
IPC: G01D5/244
Abstract: 本发明提供了一种4-20mA专用模拟采集模块，包括I/V转换单元、V/F转换单元、光耦隔离单元、CPLD核心控制单元、多路供电单元，4-20mA的模拟量首先通过I/V转换单元转换成1-5V电压信号，该电压信号再经过V/F转换单元转换成10K-50KHz的频率信号，频率信号经过光耦隔离单元和CPLD核心控制单元隔离，CPLD核心控制单元对采集的频率脉冲进行计数、采集和运算，最后通过CPLD核心控制单元的I/O口和后台设备相连，将CPLD采集的信息上传，多路供电单元向该模拟采集模块供电，其中将+5V电源转换成+3.3V，±12V向该模块供电。
-
公开(公告)号：CN102118066B
公开(公告)日：2014-01-29
申请号：CN201010587422.5
申请日：2010-12-15
Applicant: 中国西电电气股份有限公司
Abstract: 本发明提供了一种避雷器自取能在线监测装置，包括CPLD、供电单元及避雷器雷击次数采集单元，所述CPLD的输出端通过光纤与远程计算机相连，供电单元通过整流器连接在避雷器两端，通过避雷器对第二和第三电容蓄能，然后经过第一DC/DC转换后供电。本发明利用避雷器自身特点，用电容储能与低压变换的思路，实现通信芯片的自供能，解决了避雷器在线监测接口模块的供能难题。
-
公开(公告)号：CN102594331A
公开(公告)日：2012-07-18
申请号：CN201110452701.5
申请日：2011-12-29
Applicant: 中国西电电气股份有限公司
IPC: H03K19/0175
Abstract: 本发明提供了一种基于FPGA内部的一种模拟并行接口电路及其实现方法，包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读、写信号、在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读、写信号以及读、写选通信号，UFM地址、数据产生模块根据读、写选通信号生成地址总线或地址总线和数据总线，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。通过本发明接口电路，外部CPU可以直接访问UFM，实现随时存取数据的目的。
-
-
-
-
-
-
-
-
-
Search Results
50
records
(took 0.03 seconds)
