用于实现智能座舱场景FPGA原型的测试方法、系统、设备及存储介质

    公开(公告)号:CN119670644A

    公开(公告)日:2025-03-21

    申请号:CN202411710043.9

    申请日:2024-11-27

    Abstract: 本发明公开了用于实现智能座舱场景FPGA原型的测试方法、系统、设备及存储介质,属于汽车技术领域,包括:将SOC系统划分为各个IP;将切割后的各IP的RTL代码综合成FPGA可识别的门级综合网表,并下载到原型验证硬件平台;加载测试用例,对各个IP进行功能和性能的验证,并判断验证是否通过;若验证通过,则进行下一步;整合验证合格的智能座舱各个IP、外设及通路,形成完整的智能座舱链路,形成智能座舱场景级的验证系统;将完整的智能座舱链路进行后端综合;将综合后的智能座舱资源下载到硬件验证平台;加载测试用例,对智能座舱业务场景进行功能验证;若验证通过,结束流程。该方法为超大规模SoC的智能座舱场景的验证提供完整的解决方案,显著增强了验证效率与准确性,为芯片的成功量产奠定坚实的基础。

    代码的测试方法、装置、存储介质、处理器和程序产品

    公开(公告)号:CN118964173A

    公开(公告)日:2024-11-15

    申请号:CN202410938909.5

    申请日:2024-07-12

    Abstract: 本发明公开了一种代码的测试方法、装置、存储介质、处理器和程序产品。其中,该方法包括:确定待测试芯片的待测试业务场景;在待测试芯片的程序代码中,调取和待测试业务场景匹配的多段目标程序代码,其中,待测试芯片用于存储分别与不同业务场景匹配的程序代码,程序代码用于表示业务场景下的数据处理规则;对多段目标程序代码进行整合,得到待测试程序代码;对待测试程序代码进行测试,得到测试结果,其中,测试结果用于表征待测试代码的功能是否通过测试。本发明解决了在对芯片上的代码进行测试过程中,无法满足验证需求的技术问题。

    系统级芯片安全功能测试方法、系统、电子设备及介质

    公开(公告)号:CN118818258A

    公开(公告)日:2024-10-22

    申请号:CN202410851116.X

    申请日:2024-06-27

    Abstract: 本发明公开了一种系统级芯片安全功能测试方法、系统、电子设备及介质,其中,方法包括:从系统级芯片中提取安全功能模块;根据系统级芯片的参数,构建测试平台;将安全功能模块映射至测试平台,得到映射安全功能模块;根据预设测试用例,利用测试平台对映射安全功能模块进行测试得到测试结果。本发明解决了传统的验证方法存在周期长、成本高、验证不全面的技术问题。

    芯片的算力性能指标的测试方法、装置和存储介质

    公开(公告)号:CN118626353A

    公开(公告)日:2024-09-10

    申请号:CN202410718367.0

    申请日:2024-06-04

    Abstract: 本发明公开了一种芯片的算力性能指标的测试方法、装置和存储介质。其中,该方法包括:对待测试芯片进行分割处理,得到多个单核区域块;分别确定多个单核区域块对应的单核整数算力性能指标和单核浮点算力性能指标,得到多个单核整数算力性能指标和多个单核浮点算力性能指标,其中,单核整数算力性能指标用于指示单核区域块对应的整数计算性能,单核浮点算力性能指标用于指示单核区域块对应的浮点数计算性能;基于多个单核整数算力和多个单核浮点算力,确定待测试芯片的总算力性能指标,其中,总算力性能指标至少包括待测试芯片的整数算力性能和浮点算力性能。本发明解决了芯片算力测试的局限性大的技术问题。

    数字信号处理器的功能测试方法、系统和电子设备

    公开(公告)号:CN118778598A

    公开(公告)日:2024-10-15

    申请号:CN202410796122.X

    申请日:2024-06-19

    Abstract: 本发明公开了一种数字信号处理器的功能测试方法、系统和电子设备。其中,该方法应用于高性能专用芯片原型开发平台系统,包括:将高性能专用芯片原型开发平台系统与中央处理器连接;接收计算机终端发送的数字信号处理器的第一工程文件,其中,第一工程文件用于模拟数字信号处理器;响应于接收到中央处理器发送的测试指令,基于测试指令和第一工程文件对数字信号处理器进行功能测试,得到待测试数字信号处理器的测试结果,其中,测试结果用于表征数字信号处理器是否存在异常。本发明解决了相关技术中利用高性能专用芯片原型开发平台系统对数字信号处理器进行测试的效率和稳定性较差的技术问题。

Patent Agency Ranking