-
公开(公告)号：CN114374375B
公开(公告)日：2025-03-07
申请号：CN202110377441.3
申请日：2021-04-08
Applicant: 中国科学院微电子研究所
IPC: H03K7/02
Abstract: 本发明提供了一种判决反馈均衡器及PAM‑4接收机，一方面通过减少均衡抽头的接口数量降低了寄生电容，减小了求和器建立时间；另一方面通过提升采样阶段带宽和增大锁存器的输入幅度降低了采样判决器引起的延迟；进而从两方面综合降低了DFE的环路延迟，解决了时序裕度紧张的问题。
-
公开(公告)号：CN117914321A
公开(公告)日：2024-04-19
申请号：CN202311640623.0
申请日：2023-12-01
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种可配置逐次逼近型模数转换器，涉及集成电路技术领域，包括：子数模转换电路，和依次连接的采样比较电路、逐次逼近控制电路和输出锁存电路，逐次逼近控制电路具有高精度模式和低精度模式。采样比较电路根据时钟信号对输入信号以及子数模转换电路提供的参考信号进行信号处理，输出比较信号。逐次逼近控制电路在高精度模式对应的模式切换信号的作用下，基于比较信号输出对应的第一电压调整信号；或在低精度模式对应的模式切换信号的作用下，基于比较信号输出对应的第二电压调整信号。输出锁存电路在子数模转换电路基于第一电压调整信号或第二电压调整信号对参考信号进行调整后，对逐次逼近控制电路输出的转换信号进行锁存后输出。
-
公开(公告)号：CN114465622A
公开(公告)日：2022-05-10
申请号：CN202210129685.4
申请日：2022-02-11
Applicant: 中国科学院微电子研究所
IPC: H03M1/10
Abstract: 本发明公开一种流水线模数转换器误差提取方法、装置、设备及介质，涉及数字模拟技术领域，用于解决现有技术中误差影响整体ADC的线性度的问题。包括：在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机Dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线ADC的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
-
公开(公告)号：CN111416622A
公开(公告)日：2020-07-14
申请号：CN202010282504.2
申请日：2020-04-12
Applicant: 中国科学院微电子研究所
IPC: H03M1/66
Abstract: 本发明公开一种时钟信号恢复电路及方法、接口电路、信号同步方法，涉及数模转换技术领域，可以确保输入的数字信号与数模转化器的内部时钟信号同步。该时钟信号恢复电路包括鉴相器，鉴相器的输入端与锁存器的输出端通信连接。译码器，译码器的输入端与鉴相器的输出端通信连接。相位调整器，相位调整器的输入端与译码器的输出端通信连接，相位调整器的输出端与锁存器的输入端通信连接。相位调整器用于根据控制信号调整采样时钟信号的相位，获取调整后的采样时钟信号。当调整后的采样时钟信号与数字信号同步时，获得时钟恢复信号。本发明还提供一种接口电路和同步信号方法。
-
公开(公告)号：CN102006067B
公开(公告)日：2013-03-20
申请号：CN200910091965.5
申请日：2009-09-02
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种带波形修正ROM的DDS电路结构，该结构包括依次连接的流水线累加器、异或逻辑单元、温度计编码器、正弦加权非线性DAC和Gilbert乘法器单元，其中，所述流水线累加器还连接于所述Gilbert乘法器单元，所述异或逻辑单元还通过波形修正ROM和R-2R电阻网络线性DAC连接于所述Gilbert乘法器单元。利用本发明，消除了传统DDS结构中的波形存储ROM，采用容量相对很小的波形修正ROM辅助正弦加权非线性DAC产生正弦输出波形，从而在提供相同输出波形性能的同时，提高了DDS电路工作频率，降低了电路的复杂度，并大大地减小了DDS电路的功耗和面积。
-
Patent Agency Ranking
公开(公告)号：CN102637449A
公开(公告)日：2012-08-15
申请号：CN201210109509.0
申请日：2012-04-13
Applicant: 中国科学院微电子研究所
IPC: G11C7/12
Abstract: 本发明公开了一种伪差分式存储阵列，包括存储单元阵列、逻辑感应单元和列复用单元，其中存储单元阵列由排成阵列结构的多个存储单元构成，每个存储单元与差分位线相连接，并且差分位线通过列复用单元与逻辑感应单元相连接。逻辑感应单元通过在位线上串联共源共栅晶体管和感应电阻，在不降低差分位线上电流情况下，减小差分位线上电压摆幅，从而减少对差分位线上寄生电容的充放电时间；并通过感应电阻将差分位线上电流转换为差分电压输出。本发明的优点在于减少存储器的存取时间，提高存储器的共模噪声抑制能力。
-
公开(公告)号：CN116527022A
公开(公告)日：2023-08-01
申请号：CN202210098903.2
申请日：2022-01-24
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种伪随机多电平生成电路，涉及通信技术领域，以解决现有随机数发生器生成随机数速率低的问题。该电路包括移位寄存器，编码电路，电容阵列和复位逻辑电路；移位寄存器包括多个基于线性反馈移位寄存器的伪随机数生成器，伪随机数生成器包括反馈电路，在反馈电路的异或门链间加入触发器，伪随机数生成器间采用并行结构连接，矩阵生成控制多电平的控制码；编码电路用于将移位寄存器生成的控制码翻译成控制信号；电容阵列用于将编码电路翻译的控制信号转换成电平并输出；复位逻辑电路用于提供时钟信号。本发明提供的伪随机多电平生成电路用于超高速率的输出随机电平。
-
公开(公告)号：CN111900991B
公开(公告)日：2022-11-29
申请号：CN202010802710.1
申请日：2020-08-11
Applicant: 中国科学院微电子研究所
IPC: H03M1/66
Abstract: 本发明涉及一种适用于超高速DAC的动态复位双边沿开关驱动电路及方法，属于数据转换器技术领域，解决了传统电流开关驱动电路的共源节点电压波动可能造成的码间串扰，导致输出信号失真、电流舵DAC动态性能降低的问题。该开关驱动电路包括第一驱动支路、第二驱动支路、第一复位晶体管M4、第二复位晶体管M8和晶体管M0；所述第一驱动支路和第二驱动支路用于交替实现数字信号的双边沿交替采样。通过该开关驱动电路，实现了相对支路共源节点电压的复位，简单易行，易于实施，减小了共源节点电压的波动，避免了输出信号的失真，提升了电流舵DAC的动态性能，具有较高的实用价值。
-
公开(公告)号：CN114465622B
公开(公告)日：2022-11-08
申请号：CN202210129685.4
申请日：2022-02-11
Applicant: 中国科学院微电子研究所
IPC: H03M1/10
Abstract: 本发明公开一种流水线模数转换器误差提取方法、装置、设备及介质，涉及数字模拟技术领域，用于解决现有技术中误差影响整体ADC的线性度的问题。包括：在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机Dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线ADC的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
-
公开(公告)号：CN114499458A
公开(公告)日：2022-05-13
申请号：CN202110189008.7
申请日：2021-02-19
Applicant: 中国科学院微电子研究所
IPC: H03H11/28
Abstract: 本申请公开了一种输入前端匹配电路及输入前端匹配电路信号链结构。该输入前端匹配电路，包括低通滤波器、第一静电防护二极管、第二静电防护二极管、第一电感、第一电阻和第三电阻；第一电阻的第一端、第三电阻的第一端、第一静电防护二极管的正极端、第二静电防护二极管的负极端均与低通滤波器的输入端相连接；第一静电防护二极管的负极端用于连接电源；第二静电防护二极管的正极端用于接地；第三电阻的第二端与第一电感的第一端相连接。本申请的输入前端匹配电路，包括低通滤波器和两个静电防护二极管，解决了非理想因素引起的信号衰减问题，带宽效果提升明显，并能够起到静电防护作用，提高了输入信号线性度，拓展了整体信号带宽。
-
-
-
-
-
-
-
-
-
Search Results
68
records
(took 0.029 seconds)
