晶体管、晶体管的制备方法和通信设备

    公开(公告)号:CN119604113A

    公开(公告)日:2025-03-11

    申请号:CN202411515532.9

    申请日:2024-10-28

    Abstract: 本申请涉及半导体器件技术领域,具体涉及一种晶体管、晶体管的制备方法和通信设备,所述晶体管包括基底、隔离层、栅极层、介质层、沟道层、源漏层和钝化层;所述基底设置于所述晶体管的最底层;所述隔离层设置在所述的基底表面;所述介质层设置于所述栅极层表面;所述沟道层设置于所述介质层表面;所述沟道层包括第一区域和第二区域;所述源漏层设置于所述沟道层第一区域的表面,所述钝化层设置于所述沟道层第二区域的表面;所述沟道层的材质包括碳纳米管。本申请所述晶体管可通过ASCⅡ码和Morse code两种方式实现加密通信功能,对于未来应用于物联网和人工智能领域具有巨大潜力。

    半导体器件及其制备方法、电子设备

    公开(公告)号:CN119604114A

    公开(公告)日:2025-03-11

    申请号:CN202411517135.5

    申请日:2024-10-28

    Abstract: 本申请公开了一种半导体器件及其制备方法、电子设备,一种半导体器件,半导体器件包括衬底、栅极、栅极介质层、半导体层和钝化层,栅极位于衬底的一侧;栅极介质层至少部分位于栅极背离衬底的一侧;半导体层位于栅极介质层背离衬底的一侧,半导体层包括源区、漏区以及位于源区和漏区之间的沟道区;钝化层位于沟道区背离衬底的一侧,用于对沟道区实现重掺杂。本申请提供的半导体器件设置有覆盖沟道区的钝化层,钝化层一方面可对沟道区进行保护,提升半导体器件的稳定性;另一方面可实现对沟道区实现重掺杂以及界面优化,从而提升了半导体器件的电学特性和光电性能。此外,通过退火工艺进一步减少半导体器件内缺陷从而提升半导体器件的电学特性和光电特性。

Patent Agency Ranking