公开(公告)号：CN119855188A

公开(公告)日：2025-04-18

申请号：CN202311337414.9

申请日：2023-10-16

Applicant: 中国科学院微电子研究所

Inventor： 张寒 ,  黄森 ,  蒋其梦 ,  王鑫华 ,  魏珂 ,  刘新宇

IPC: H10D30/47 ,  H10D30/01 ,  H10D62/10

Abstract: 本发明涉及一种低栅漏电的增强型GaN HEMT及其制备方法，其包括：衬底；以及设置在所述衬底上表面的势垒层；以及设置在所述势垒层上表面的p型掺杂GaN层；所述p型掺杂GaN层设有不贯穿其底部的凹槽；所述凹槽内设有n型掺杂GaN层；以及位于所述n型掺杂GaN层上表面的栅极；以及位于所述势垒层上表面的源极和漏极，并且所述栅极和漏极分别位于所述p型掺杂GaN层相对的两侧。本发明将超薄势垒与p‑GaN栅结合，使栅下的二维电子气进一步耗尽，可实现更高阈值电压的增强型器件，以及栅外区域沉积介质来恢复有源区的2DEG，实现低导通电阻，同时在p‑GaN上的凹槽外延n‑GaN，在栅极施加高栅压时，形成反向二极管结构，能有效地分担沟道层的电压，降低栅极漏电。