公开(公告)号：CN111370410B

公开(公告)日：2023-07-25

申请号：CN202010185973.2

申请日：2020-03-17

申请人： 中国科学院微电子研究所

发明人： 张保 ,  李春龙 ,  洪培真 ,  霍宗亮

IPC分类号： H10B53/30 ,  H10B53/20 ,  H01L21/28 ,  H01L29/08 ,  H01L29/423

摘要： 本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。

公开(公告)号：CN118626018A

公开(公告)日：2024-09-10

申请号：CN202410828083.7

申请日：2024-06-25

申请人： 中国科学院微电子研究所

发明人： 李前辉 ,  赵乾淇 ,  王颀 ,  张保 ,  侯婧文 ,  强旭红 ,  何菁 ,  陈珂 ,  王薇雅 ,  霍宗亮 ,  叶甜春

IPC分类号： G06F3/06

摘要： 本申请提供一种数据传输方法，通过响应于控制器发送的传输指令，根据稀疏数据的数值，和所述稀疏数据在待处理数据中对应的地址信息，对所述待处理数据进行编码，获得所述待处理数据的编码信息，基于数据传输周期，传输所述待处理数据的编码信息。本申请在对待处理数据进行传输的过程中，考虑到待处理数据中可能存在无效数据，通过传输指示稀疏数据的数值，和稀疏数据在待处理数据中对应的地址信息的编码信息，可以只传输有效数据，避免无效数据占用一定的传输周期，提高数据的传输效率。

公开(公告)号：CN117979810A

公开(公告)日：2024-05-03

申请号：CN202211274609.9

申请日：2022-10-18

申请人： 中国科学院微电子研究所

发明人： 张保 ,  李春龙 ,  霍宗亮 ,  叶甜春

IPC分类号： H10N52/85 ,  H10N52/01 ,  H10N52/00 ,  H10N52/80 ,  G11C11/15

摘要： 本申请实施例提供了一种半导体器件及其调控方法，半导体器件包括类反铁磁膜层，具有反铁磁层的磁化特性，调控方法包括：调控面内单轴各向异性的易磁化轴的方向，利用面内单轴各向异性的易磁化轴的方向和流过半导体器件的电流方向之间的夹角，得到半导体器件的各向异性磁阻，也就是说，通过调控类反铁磁膜层中面内单轴各向异性的易磁化轴的方向，就能够实现对于半导体器件的磁性调控，对类反铁磁膜层的磁性调控无需较大的磁场，能够实现低成本并且较为容易的磁性调控。

公开(公告)号：CN112951997A

公开(公告)日：2021-06-11

申请号：CN202110167372.3

申请日：2021-02-05

申请人： 中国科学院微电子研究所

发明人： 洪培真 ,  李春龙 ,  张保 ,  霍宗亮 ,  靳磊 ,  叶甜春

IPC分类号： H01L49/02 ,  H01L27/11502

摘要： 本申请公开了一种HZO基铁电器件及其制作方法，所述制作方法包括：提供一半导体晶圆，所述半导体晶圆具有相对的第一表面和第二表面；在所述第一表面形成氧化层；在所述氧化层背离所述半导体晶圆的一侧形成HZO层；在所述HZO层背离所述氧化层的一侧表面形成第一TiN层；在所述第一TiN层背离所述HZO层的一侧形成介质应力层；基于所述介质应力层施加的应力，对所述HZO层进行退火处理；完成退火处理后，去除所述介质应力层，在所述第一TiN层背离所述HZO层的一侧表面形成第一金属层；图形化所述第一金属层以及所述第一TiN层，形成第一电极。应用本发明提供的技术方案，通过在HZO的退火过程中施加应力，可以有效改善HZO基铁电器件的性能，提高HZO的铁电性。

公开(公告)号：CN111370410A

公开(公告)日：2020-07-03

申请号：CN202010185973.2

申请日：2020-03-17

申请人： 中国科学院微电子研究所

发明人： 张保 ,  李春龙 ,  洪培真 ,  霍宗亮

IPC分类号： H01L27/11507 ,  H01L27/11514 ,  H01L21/28 ,  H01L29/08 ,  H01L29/423

摘要： 本申请提供一种三维NAND存储器及其制造方法，在衬底上可以形成有第一介质层和牺牲层构成的堆叠层，堆叠层中可以形成有贯穿至衬底的沟道孔，沟道孔中形成有沟道层，在沟道孔的开口处形成有与沟道层接触的漏极层，去除牺牲层后，可以在第一介质层上表面以及沟道层的外侧壁上依次形成第二介质层、存储层、金属层，而后利用刻蚀工艺形成贯穿至衬底的源极引出孔，这样衬底作为源极，漏极层作为漏极，金属层作为栅极，构成三维NAND存储器。这种器件中，第二介质层、存储层和金属层均设置于沟道孔外部，相比较于将这些膜层填充至沟道孔侧壁的器件而言，本申请实施例形成的膜层具有更高的均匀性和可靠性，形成的器件也具有较高的可靠性。

公开(公告)号：CN118866054A

公开(公告)日：2024-10-29

申请号：CN202411032000.X

申请日：2024-07-30

申请人： 中国科学院微电子研究所

发明人： 李前辉 ,  王薇雅 ,  赵乾淇 ,  何菁 ,  屈仝 ,  张保 ,  侯婧文 ,  陈珂 ,  王颀 ,  霍宗亮 ,  叶甜春

IPC分类号： G11C16/08 ,  G11C16/10 ,  G11C16/04 ,  G06N3/0442 ,  G06N3/0895

摘要： 本公开提供了一种漏电抑制方法和装置，可以应用于非易失性存储器技术领域。该漏电抑制方法包括：将待存储数据输入目标神经网络，输出字线偏移地址，其中，字线偏移地址是与待存储数据中的数据状态值对应的最能抑制快闪存储器中相邻字线彼此之间漏电的地址；从快闪存储器的预存字线地址中确定字线基地址；基于字线基地址和字线偏移地址，从快闪存储器的字线中确定目标字线；通过使用目标字线将数据状态值写入快闪存储器的存储单元，来抑制漏电。