-
公开(公告)号：CN105624782B
公开(公告)日：2018-03-23
申请号：CN201511021600.7
申请日：2015-12-31
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种氧化镓薄膜的制备方法，包括如下步骤：步骤1，将镓源放入反应舟内，反应舟放入石英反应管内；步骤2，将清洗、吹干后的衬底放在衬底托上，放入石英反应管内；步骤3，打开镓源气路，让惰性气体通过反应舟进入石英反应管，反应舟的出口正对衬底表面；步骤4，打开氧源气路，让惰性气体携带氧源进入石英反应管；步骤5，加热石英反应管；加热石英反应管内的反应舟和衬底；步骤6，调节反应舟和衬底的工作温度，设定生长时间，在衬底上沉积氧化镓薄膜，完成制备。利用本发明的方法，可以采用工业原料镓和碘作为原材料，选用商品化的蓝宝石和硅作为衬底，在常压条件下制备氧化镓薄膜。
-
公开(公告)号：CN105489756B
公开(公告)日：2018-01-12
申请号：CN201510881785.2
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
Abstract: 本发明提出的一种基于自选择腐蚀的水平全限制相变存储器的制备方法，解决了GST填充困难和对化学机械抛光(CMP)工艺的依赖的难题。处于晶态和非晶态下的GeSbTe合金在碱性溶液中的腐蚀速率差异超过一个数量级，通过加热电极对GeSbTe合金施加电脉冲能够且仅能够将位于水平对置电极缝隙内的GeSbTe合金材料设置为非晶态。这样通过在碱性溶液中腐蚀适当时间，可以把GeSbTe合金自对准地填充到水平电极缝隙内。工艺简单易行，对要要制备的局限性相变节点没有体积上的限制。本发明对于快速实现小单元功耗、大器件工作可靠性、与现有的CMOS工艺兼容，具有非常好的产业化应用前景。
-
公开(公告)号：CN105529246A
公开(公告)日：2016-04-27
申请号：CN201510876293.4
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L21/04
CPC classification number: H01L29/66053
Abstract: 本发明提供了一种制备碳化硅超结结构的方法，首先采用激光刻蚀对碳化硅外延片进行图形化刻蚀，以在所述碳化硅外延片表面形成沟槽，然后在沟槽中外延生长碳化硅，以形成碳化硅超结结构。本发明通过激光刻蚀来制备碳化硅超结结构，在SiC上刻蚀形成沟槽的效率明显增加，深宽比明显提升，同时具有均匀性好、沟槽侧壁光滑、工艺简单、可操作性强等优点。
-
公开(公告)号：CN105489755A
公开(公告)日：2016-04-13
申请号：CN201510874184.9
申请日：2015-12-03
Applicant: 中国科学院半导体研究所
IPC: H01L45/00
CPC classification number: H01L45/1608 , H01L45/1273
Abstract: 本发明提出一种垂直结构全限制相变存储器的自对准制备方法，一方面，采用无掩模相变材料填充、退火并湿法腐蚀形成局域化相变材料的方法，不仅降低了填孔工艺中的深宽比，提高了薄膜的填充质量，而且该相变材料填充工艺为自对准工艺，工艺实施难度低；另一方面，该结构的锥形电极能够把两个电极间的电场在锥尖端附近强化，相当于减小了接触电极的尺寸，减小了有效相变体积，降低了功耗。此外，由于可用的相变材料储备充分，该结构还具有较好的疲劳特性，提高了器件的工作可靠性。
-
公开(公告)号：CN103774114B
公开(公告)日：2016-01-20
申请号：CN201410045815.1
申请日：2014-02-08
Applicant: 中国科学院半导体研究所
Abstract: 一种氧化物膜的制备方法，包括如下步骤：步骤S1：将氧化物粉末和石墨粉混合，放入反应舟中，反应舟放入石英反应管内；步骤S2：将清洗、吹干后的衬底放在衬底托上，放入石英反应管内；步骤S3：向石英反应管和反应舟内中分别通入惰性气体；步骤S4：加热石英反应管；步骤S5：调节反应舟和衬底的工作温度，调节石英反应管内的工作压力，向石英反应管内通入含氧气体，设定生长时间，在衬底上沉积氧化物薄膜，完成制备。本发明扩大了氧化物膜的制备范围，不仅可用于制备金属氧化物膜，也可用于制备非金属氧化物膜，特别是一些目前难以用其他方法制备的氧化物膜。
-
Patent Agency Ranking
公开(公告)号：CN105197881A
公开(公告)日：2015-12-30
申请号：CN201510541609.4
申请日：2015-08-28
Applicant: 中国科学院半导体研究所
IPC: B81C3/00
Abstract: 本发明公开了一种利用金属材料扩散互溶实现硅-硅键合的方法，其原理是利用金属材料与硅扩散互溶形成金属硅化物，将硅片键合起来。其特点是工艺简单、键合强度高、气密性好、适用范围宽。其中键合方法包括：在第一硅片上制备薄膜层，在第二硅片上制备或不制备薄膜层，在一定温度和压力条件下将第一硅片1和第二硅片3进行热压键合。本发明利用金属材料与硅扩散互溶的原理实现硅-硅的有效键合，其中键合材料为薄膜，可以通过常规淀积工艺很容易得到，同时薄层金属的存在及良好的延展性使得对键合材料的表面平整度、表面粗糙度的要求大大降低。
-
公开(公告)号：CN104538290A
公开(公告)日：2015-04-22
申请号：CN201410851645.6
申请日：2014-12-31
Applicant: 中国科学院半导体研究所
IPC: H01L21/04 , H01L21/324
CPC classification number: H01L29/66053 , H01L21/324
Abstract: 本发明公开了一种氢气微刻蚀进行碳化硅离子激活的方法，其包括：步骤一：清洗需要碳化硅晶片；步骤二：将清洗后的碳化硅晶片放入高温炉腔室内；步骤三：将高温炉腔室内温度升至刻蚀温度，通入氢气或氢气混合气体，进行微刻蚀过程；步骤四：将高温炉腔室内温度降至室温及关闭所通入的氢气或氢气混合气体。本发明通过在碳化硅退火过程中，通入氢气，利用氢气来刻蚀碳化硅的表面，通过控制刻蚀深度来保证所需的离子分布。从而保证退火后碳化硅良好的表面状况。简化了离子激活的工艺过程。
-
公开(公告)号：CN102602880B
公开(公告)日：2014-12-17
申请号：CN201210077661.5
申请日：2012-03-22
Applicant: 中国科学院半导体研究所
IPC: B81C1/00
Abstract: 一种通用的多种材料间全限制纳米线的自对准制备方法，该方法包括：在衬底上生长电热绝缘材料层及再淀积第一功能材料层；旋涂光刻胶作为牺牲层，光刻，形成条形的光刻胶掩模；通过干法刻蚀第一功能材料层至电热绝缘材料层的上表面，使第一功能材料层形成条形结构；淀积第二功能材料层；旋涂SU-8胶并电子束曝光，在条形的光刻胶掩模结构上部，制备出纳米量级的条形胶条，该条形胶条垂直并跨越条形光刻胶掩模；用该条形胶条做掩模，干法刻蚀第二功能材料层至电热绝缘材料层的表面；去除光刻胶掩模，暴露出第二功能材料层下方以外的第一功能材料层，使第二功能材料层下方形成一个悬空结构；干法刻蚀去除条形胶条下方以外的第一功能材料层；超声-剥离，完成制备。
-
公开(公告)号：CN101847677B
公开(公告)日：2012-11-14
申请号：CN201010143078.0
申请日：2010-04-07
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种采用MVPE两步法制备氧化锌透明电极的方法，包括：第一步，生长缓冲层；第二步，生长电极层；其中，生长缓冲层时金属舟的温度比生长电极层低30至200℃；生长缓冲层时金属舟的载气流量是生长电极层时的1/10至1倍；生长缓冲层时衬底的温度比生长电极层时高0至150℃。利用本发明，有效改善了氧化锌透明电极的界面性质，降低了LED的工作电压和串联电阻。
-
公开(公告)号：CN102602880A
公开(公告)日：2012-07-25
申请号：CN201210077661.5
申请日：2012-03-22
Applicant: 中国科学院半导体研究所
IPC: B81C1/00
Abstract: 一种通用的多种材料间全限制纳米线的自对准制备方法，该方法包括：在衬底上生长电热绝缘材料层及再淀积第一功能材料层；旋涂光刻胶作为牺牲层，光刻，形成条形的光刻胶掩模；通过干法刻蚀第一功能材料层至电热绝缘材料层的上表面，使第一功能材料层形成条形结构；淀积第二功能材料层；旋涂SU-8胶并电子束曝光，在条形的光刻胶掩模结构上部，制备出纳米量级的条形胶条，该条形胶条垂直并跨越条形光刻胶掩模；用该条形胶条做掩模，干法刻蚀第二功能材料层至电热绝缘材料层的表面；去除光刻胶掩模，暴露出第二功能材料层下方以外的第一功能材料层，使第二功能材料层下方形成一个悬空结构；干法刻蚀去除条形胶条下方以外的第一功能材料层；超声-剥离，完成制备。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.052 seconds)
