-
公开(公告)号：CN103575998A
公开(公告)日：2014-02-12
申请号：CN201310511410.8
申请日：2013-10-25
Applicant: 中国科学院半导体研究所
IPC: G01R27/14
Abstract: 本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。
-
公开(公告)号：CN103346070A
公开(公告)日：2013-10-09
申请号：CN201310232595.9
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L21/205 , B82Y40/00
Abstract: 本发明提供了一种硅基III-V族纳米线选区横向外延生长的方法。该方法包括：步骤A，在(110)晶面SOI衬底的顶硅薄层上制备整段硅纳米线；步骤B，去除整段硅纳米线的中段部分，在保留的左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面；以及步骤C，在左段硅纳米线和右段硅纳米线朝向内侧的，具有硅(111)晶面的两端面之间横向选区生长III-V族材料纳米线，形成异质结桥接结构。本发明利用硅(111)晶面有较高的悬挂键密度和较低的表面自由能的特性，可以低成本实现在两段硅纳米线之间硅(111)晶面侧壁上III-V族纳米线的选区横向生长。
-
Patent Agency Ranking
公开(公告)号：CN103311305B
公开(公告)日：2016-01-20
申请号：CN201310233363.5
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , B82Y10/00
Abstract: 本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法。该硅基横向纳米线多面栅晶体管通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而容易实现多面金属栅在平面上的逻辑集成。
-
公开(公告)号：CN103346070B
公开(公告)日：2015-08-05
申请号：CN201310232595.9
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L21/205 , B82Y40/00
Abstract: 本发明提供了一种硅基III-V族纳米线选区横向外延生长的方法。该方法包括：步骤A，在(110)晶面SOI衬底的顶硅薄层上制备整段硅纳米线；步骤B，去除整段硅纳米线的中段部分，在保留的左段硅纳米线和右段硅纳米线朝向内侧的端面形成硅(111)晶面；以及步骤C，在左段硅纳米线和右段硅纳米线朝向内侧的，具有硅(111)晶面的两端面之间横向选区生长III-V族材料纳米线，形成异质结桥接结构。本发明利用硅(111)晶面有较高的悬挂键密度和较低的表面自由能的特性，可以低成本实现在两段硅纳米线之间硅(111)晶面侧壁上III-V族纳米线的选区横向生长。
-
公开(公告)号：CN103311305A
公开(公告)日：2013-09-18
申请号：CN201310233363.5
申请日：2013-06-13
Applicant: 中国科学院半导体研究所
IPC: H01L29/78 , H01L29/423 , H01L21/336 , B82Y10/00
Abstract: 本发明提供了一种硅基横向纳米线多面栅晶体管及其制备方法。该硅基横向纳米线多面栅晶体管通过化学腐蚀形成相对的两具有硅(111)晶面的端面，在该相对的两硅(111)晶面之间实现了III-V材料纳米线横向生长并形成桥接结构，从而容易实现多面金属栅在平面上的逻辑集成。
-
公开(公告)号：CN103575998B
公开(公告)日：2016-05-11
申请号：CN201310511410.8
申请日：2013-10-25
Applicant: 中国科学院半导体研究所
IPC: G01R27/14
Abstract: 本发明公开了一种无结晶体管的电阻测试方法，包括：制作由多个无结晶体管串连而成的有栅极结构和无栅极结构；这两组结构中多个无结晶体管的源级和漏极依次制作在两个相邻的接触台面上，且两个相邻接触台面之间通过导电通道连接，导电通道长度依次递增；其中，有栅极结构中，导电通道上覆盖有栅极，且每个栅极到源级和漏极的长度分别相等；通过测量无栅极结构相邻接触台面间的电流与电压值，确定两相邻接触台面的接触电阻；通过测量有栅极结构中无结晶体管的转移特性曲线对应的饱和电流，确定不同栅长对应的总电阻值，再利用差值法计算得到沟道电阻以及串联电阻。本发明测试方法简单可靠，精度较高，计算量小。
-
公开(公告)号：CN104867834A
公开(公告)日：2015-08-26
申请号：CN201510192461.8
申请日：2015-04-22
Applicant: 中国科学院半导体研究所
IPC: H01L21/336 , H01L29/775
CPC classification number: H01L29/66439 , H01L29/775
Abstract: 一种基于SOI衬底的单杂质原子无结硅纳米线晶体管及制备方法，其中基于SOI衬底的单杂质原子无结硅纳米线晶体管，包括：一SOI衬底；一源区，其位于SOI衬底上面的一侧；一漏区，其位于SOI衬底上面的另一侧；一硅纳米线，该硅纳米线位于SOI衬底上，该硅纳米线连接源区与漏区；一绝缘介质薄膜层，该绝缘介质薄膜层制作于该硅纳米线以及源区、漏区的表面；一多晶硅栅条，该栅条制作于源区与漏区之间的硅纳米线上及两侧，并垂直于硅纳米线，在多晶硅栅条的两侧暴露出部分绝缘介质薄膜层；一源电极制作于源区上；一漏电极制作于漏区上；以及一栅电极制作于栅条上。本发明具有结构简化和实现了离子注入数目的精确控制。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
