-
公开(公告)号:CN117914267A
公开(公告)日:2024-04-19
申请号:CN202410035783.0
申请日:2024-01-09
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本申请适用于振荡器技术领域,提供了压控振荡器,该压控振荡器包括:谐振网络和正反馈放大单元,谐振网络的输入端作为压控振荡器的输入端,谐振网络的输出端与正反馈放大单元的输入端连接,正反馈放大单元的输出端作为压控振荡器的输出端;外部输入信号从谐振网络的输入端进入谐振网络,谐振网络将外部输入信号中的特定频率的信号发送给正反馈放大单元;正反馈放大单元将该特定频率的信号进行放大后通过正反馈放大单元的输出端输出;正反馈放大单元中的三极管的发射级通过正反馈放大单元的输入端与谐振网络的输出端连接,三极管的发射级通过谐振网络中的器件接地。本申请的相位噪声较低。
-
公开(公告)号:CN115102542B
公开(公告)日:2025-05-13
申请号:CN202210713186.X
申请日:2022-06-22
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供一种锁相环频率快速切换电路、锁相环及控制方法。该电路包括电荷泵、环路滤波器、压控振荡器、开关模块、电平转换模块和控制器;开关模块和电荷泵均受控于控制器;电荷泵的输出端与环路滤波器连接;开关模块的第一端与环路滤波器连接,开关模块的第二端与压控振荡器连接,开关模块的第三端与电平转换模块连接;电平转换模块还与控制器连接。本发明通过对压控振荡器预置电压以及增大电荷泵的工作电流,能够最大限度降低频率切换时间,从而使锁相环的频率切换时间控制在十微秒以内,且可以实现频率的任意切换。
-
公开(公告)号:CN111600598A
公开(公告)日:2020-08-28
申请号:CN202010448531.2
申请日:2020-05-25
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03K23/40
Abstract: 本发明提供了一种同步计数器,该同步计数器包括:逻辑电路、至少两个数选电路、至少两个D触发器,至少两个数选电路与至少两个D触发器一一对应;逻辑电路的信号输入端与每个D触发器的输出端连接,逻辑电路的第一信号输出端与每个数选电路的第一输入端连接,逻辑电路的第二信号输出端与每个数选电路的地址选择输入端连接;对于相互对应的数选电路和D触发器,数选电路的输出端与D触发器的信号输入端连接;每个数选电路的第二输入端用于接收同步计数器的预设电平信号,每个D触发器的时钟输入端为同步计数器的输入端,逻辑电路的第二信号输出端为同步计数器的输出端。本发明提供的同步计数器供电电压更低。
-
公开(公告)号:CN116389264A
公开(公告)日:2023-07-04
申请号:CN202310312718.3
申请日:2023-03-28
Applicant: 中国电子科技集团公司第十三研究所
IPC: H04L41/0893 , H04L41/16
Abstract: 本申请适用于通信技术领域,提供了一种5G网络切片资源的分配方法、系统、终端设备及存储介质,该方法包括:接收用户设备UE发送的网络切片使用请求;基于神经网络和网络切片使用请求生成切片描述符;将切片描述符发送给域编排器,域编排器对切片描述符创建资源查询,收集资源查询的响应,并将响应发送给构建器;将切片描述符发送给构建器,构建器基于切片描述符、响应和强化学习方法创建端到端网络切片;端到端网络切片符合网络切片使用请求。本申请能够改善整个网络的性能和提高整个网络的效率。
-
公开(公告)号:CN115102542A
公开(公告)日:2022-09-23
申请号:CN202210713186.X
申请日:2022-06-22
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明提供一种锁相环频率快速切换电路、锁相环及控制方法。该电路包括电荷泵、环路滤波器、压控振荡器、开关模块、电平转换模块和控制器;开关模块和电荷泵均受控于控制器;电荷泵的输出端与环路滤波器连接;开关模块的第一端与环路滤波器连接,开关模块的第二端与压控振荡器连接,开关模块的第三端与电平转换模块连接;电平转换模块还与控制器连接。本发明通过对压控振荡器预置电压以及增大电荷泵的工作电流,能够最大限度降低频率切换时间,从而使锁相环的频率切换时间控制在十微秒以内,且可以实现频率的任意切换。
-
公开(公告)号:CN212063972U
公开(公告)日:2020-12-01
申请号:CN202020898937.6
申请日:2020-05-25
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03K23/40
Abstract: 本实用新型提供了一种同步计数器,该同步计数器包括:逻辑电路、至少两个数选电路、至少两个D触发器,至少两个数选电路与至少两个D触发器一一对应;逻辑电路的信号输入端与每个D触发器的输出端连接,逻辑电路的第一信号输出端与每个数选电路的第一输入端连接,逻辑电路的第二信号输出端与每个数选电路的地址选择输入端连接;对于相互对应的数选电路和D触发器,数选电路的输出端与D触发器的信号输入端连接;每个数选电路的第二输入端用于接收同步计数器的预设电平信号,每个D触发器的时钟输入端为同步计数器的输入端,逻辑电路的第二信号输出端为同步计数器的输出端。本实用新型提供的同步计数器供电电压更低。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-